Fpgas
Mostrando 13-24 de 66 artigos, teses e dissertações.
-
13. Biblioteca de componentes para síntese do protocolo de sincronização e codificação do canal de telemetria recomendado pelo CCSDS.
O controle e monitoramento de um satélite se fazem por um enlace de comunicação denominado conexão espacial. Por utilizar o ambiente espacial, este enlace está sujeito a vários tipos de interferências que podem resultar em erros de comunicação. Para aumentar a confiabilidade da conexão, podem ser utilizadas técnicas de controle de erros e de sincr
Publicado em: 2010
-
14. Emulation and co-simulation of PMM attitude control system and aircraft electro-hydraulic system using FPGAs / Emulação e co-simulação do sistema de controle de atitude da PMM e do sistema eletro-hidráulico de uma aeronave usando FPGAs
O presente trabalho aborda os diferentes processos de desenvolvimento que levam à implementação de algoritmos de simulação e controle em FPGAs. Foram adotados como objeto de aplicação o modo nominal de operação de um satélite artificial estabilizado em três eixos com apontamento fino, e o controle de posição de um atuador eletro-hidráulico de u
Publicado em: 2009
-
15. Emulação e co-simulação do sistema de controle de atitude da PMM e do sistema eletro-hidráulico de uma aeronave usando FPGAs / Emulation and co-simulation of PMM attitude control system and aircraft electro-hydraulic system using FPGAs
This work addresses the different development processes that leads to the implementation of simulation and control algorithms into a FPGA. As case study two applications were selected: first, the three axis stabilization of an artificial satelite with fine pointing, in its Nominal operational mode; and second, the position control loop of an electro-hydrauli
Publicado em: 2009
-
16. Uma API de comunicação para aceleração por hardware de simuladores moleculares
A evolução da tecnologia de fabricação de circuitos integrados continua obedecendo à lei de Moore. Entretanto, aplicações científicas cada vez mais necessitam de recursos de alto desempenho computacional, motivando pesquisadores a propor a aceleração por hardware dedicado para aumentar o desempenho destas aplicações. Freqüentemente, devido à ne
Publicado em: 2009
-
17. Desenvolvimento de uma FFT utilizando ponto flutuante para FPGA
Devido à grande demanda da comunidade cientÃfica para o aumento da precisÃo em cÃlculos cientÃficos, com reduÃÃo no tempo de processamento e na potÃncia dissipada pelos algoritmos em sua execuÃÃo, estudos tÃm demonstrado que dispositivos especiais, como FPGAs (Field Programmable Gate Arrays), que trabalham, em geral, como co-processadores, podem e
Publicado em: 2009
-
18. Automatic VHDL generation for solving rotation and scale-invariant template matching in FPGA. / Geração automática de módulos VHDL para localização de padrões invariante a escala e rotação em FPGA.
Template matching is a classical problem in computer vision. It consists in detecting the presence of a given template in a digital image. This task becomes considerably more complex with the invariance to rotation, scale, translation, brightness and contrast (RSTBC). A novel RSTBC-invariant robust template matching algorithm named Ciratefi was recently prop
Publicado em: 2009
-
19. Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
O avanço tecnológico atual do processo de construção de circuitos eletrônicos possibilita a integração de mais de um bilhão de componentes em um único circuito integrado. Um circuito integrado no estado da arte é um componente complexo constituído por numerosos módulos complexos conhecidos como núcleos de propriedade intelectual. Circuitos integ
Publicado em: 2009
-
20. Núcleos de interface de memória DDR SDRAM para sistemas-em-chip
Dispositivos integrados de sistemas-em-chip (SoC), especialmente aqueles dedicados às aplicações multimídia, processam grandes quantidades de dados armazenados em memórias. O desempenho das portas de memória afeta diretamente no desempenho do sistema. A melhor utilização do espaço de armazenamento de dados e a redução do custo e do consumo de pot�
Publicado em: 2009
-
21. Desenvolvimento arquitetural para estimação de movimento de blocos de tamanhos variáveis segundo padrão H.264/AVC de compressão de vídeo digital / Architectural design for variable block-size motion estimation of the H.264/AVC digital video compression standard
Apesar de as capacidades de transmissão e de armazenamento dos dispositivos continuarem crescendo, a compressão ainda é essencial em aplicações que trabalham com vídeo. Com a compressão reduz-se significativamente a quantidade de bits necessários para se representar uma seqüência de vídeo. Dentre os padrões de compressão de vídeo digital, o mai
Publicado em: 2009
-
22. Acionamento de elemento ceramicos de tansdutores de ultra-som : circuitos de controle, de transmissão e de recpção / Ultrasound ceramic transducer arrays : control, transmission and reception circuits
Os equipamentos de imagem por ultra-som associam diferentes técnicas e provêm informações não só das estruturas anatômicas como também do estado funcional dos diversos sistemas, em tempo real, com excelente qualidade de imagem. Isto se deve ao desenvolvimento de transdutores cada vez mais aprimorados e, ainda, da utilização de eletrônica digital,
Publicado em: 2009
-
23. Análise da robustez dos circuitos assíncronos em ambiente de interferência eletromagnética
Atualmente, grande parte dos equipamentos eletrônicos utilizam circuitos síncronos que são controlados por um sinal de relógio (clock ) global. Este sinal estabelece o exato momento em que os registradores devem capturar os dados e assim, sincroniza as operações do sistema. Contudo, este tipo de circuito pode apresentar uma série de problemas como, po
Publicado em: 2009
-
24. Arquitetura de NoC programável baseada em múltiplos clusters de cores para suporte a padrões de comunicação coletiva / Programmable multi-cluster noc architecture to support collective communication patterns
As próximas gerações de processadores many-core exigem que novas abordagens no projeto de arquitetura de processadores sejam propostas. Neste novo contexto, as redes de comunicação intra-chip são importantes para garantir o desempenho dos programas. Soluções tradicionais de interconexão possuem limites físicos que comprometem a escalabilidade e o d
Publicado em: 2009