Desenvolvimento de uma FFT utilizando ponto flutuante para FPGA

AUTOR(ES)

Arthur Umbelino Alves Rolim

DATA DE PUBLICAÇÃO

2009

RESUMO

Devido à grande demanda da comunidade cientÃfica para o aumento da precisÃo em cÃlculos cientÃficos, com reduÃÃo no tempo de processamento e na potÃncia dissipada pelos algoritmos em sua execuÃÃo, estudos tÃm demonstrado que dispositivos especiais, como FPGAs (Field Programmable Gate Arrays), que trabalham, em geral, como co-processadores, podem em muito ajudar nesta linha de pesquisa. Muito jà foi implementado e testado, porÃm a limitaÃÃo de se trabalhar com nÃmeros inteiros, que possuem um intervalo reduzido de representaÃÃo numÃrica, imposta pela arquitetura nativa dos FPGA, incentivaram os pesquisadores a procurarem alternativas de como aumentar a precisÃo na plataforma. Esta pesquisa voltou-se para o estudo e a adaptaÃÃo do padrÃo aritmÃtico IEEE 754, largamente utilizado em computadores comuns e DSPs, ambos com grande capacidade de representaÃÃo numÃrica, para FPGAs. Desta forma, uma adaptaÃÃo mais natural dos algoritmos jà existentes, que precisam ser acelerados, seria possÃvel com os novos recursos na nova plataforma. Esta flexibilidade oferecida pelo novo ambiente de desenvolvimento concebeu muitas alternativas de viabilidade do projeto, gerando assim, uma grande quantidade de Ip-cores (uma biblioteca de cores) que realizam a mesma tarefa, entretanto de maneiras diferentes. Este trabalho tem como objetivo principal desenvolver o algoritmo da transformada rÃpida de Fourier (FFT) em hardware, para FPGAs. Este software Ip-core, bastante utilizado em aplicaÃÃo cientÃficas, particularmente em processamento digital de sinais, foi desenvolvido utilizando operaÃÃes aritmÃticas nÃmeros de ponto flutuante, padrÃo IEEE 754, com uma boa adaptabilidade. No Ip-core desenvolvido todas as operaÃÃes aritmÃticas complexas, que o algoritmo demanda, foram encapsuladas para futuras melhoras sejam facilmente implementadas. Isto permite que, caso algum novo core aritmÃtico, com melhor qualidade, venha a ser desenvolvido, o mesmo poderà facilmente substituir um core existente.

ASSUNTO(S)

ciencia da computacao padrÃo ieee 754 fpga - field programmable gate arrays aritmÃtica de ponto flutuante, padrÃo ieee 754 fpga - field programmable gate arrays fft - transformada rÃpida de fourier aritmÃtica de ponto flutuante fft - transformada rÃpida de fourier

Documentos Relacionados

• Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
• PROCESSADOR DE PONTO FLUTUANTE: ANÁLISE DA ARITMÉTICA BINÁRIA FLUTUANTE E DESENVOLVIMENTO DE UMA UNIDADE
• ImplementaÃÃo em FPGA de um mÃdulo multiplicador e acumulador aritmÃtico de alto desempenho para nÃmeros em ponto flutuante de precisÃo dupla, padrÃo IEEE 754
• ImplementaÃÃo de funÃÃes matemÃticas de ponto-flutuante de alto-desempenho em uma plataforma DSP ponto-fixo.
• Proposta de uma arquitetura de processamento de sinais utilizando FPGA