Mosfet
Mostrando 1-12 de 34 artigos, teses e dissertações.
-
1. Double-gate nanotransistors in silicon-on-insulator : simulation of sub-20 nm FinFETs / Nano-transistores de porta dupla em silício sobre isolante simulação de FinFETs sub-20nm
Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como ¿SOI-FinFET¿. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante ¿ ¿Silicon-on- Insulator¿, SOI ¿ com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutu
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
2. Influência do Crescimento Epitaxial Seletivo (SEG) em transistores SOI de porta tripla de canal N tensionado. / Influence of Selective Epitaxial Growth (SEG) in strained SOI triple gate N transistors.
Este trabalho apresenta um estudo da influência do crescimento epitaxial seletivo (SEG) em dispositivos tensionados mecanicamente (strain) em transistores SOI MuGFET de porta tripla. Com a evolução da tecnologia de integração de transistores, alguns efeitos parasitários são eliminados ou diminuídos, porém outros novos surgem. A tecnologia SOI MuGFET
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 27/05/2011
-
3. A compact model of MOSFET mismatch for circuit design
This paper presents a compact model for MOS transistor mismatch. The mismatch model uses the carrier number fluctuation theory to account for the effects of local doping fluctuations along with an accurate and compact dc MOSFET model. The resulting matching model is valid for any operation condition, from weak to strong inversion, from the linear to the satu
Publicado em: 2011
-
4. Statistical model for the circuit bandwidth dependence of low-frequency noise in deep-submicrometer MOSFETs
This paper covers measurement, analytical analysis, and Monte Carlo simulation of the frequency and bandwidth dependence of MOSFET low-frequency (LF) noise behavior. The model is based on microscopic device physics parameters, which cause statistical variation in the LF noise behavior of individual devices. Analytical equations for the statistical parameters
Publicado em: 2011
-
5. MOSFET mismatch modeling : a new approach
Publicado em: 2011
-
6. A modified lightly doped drain structure for vlsi mosfet's
A new n-MOS LDD-like device structure (the J-MOS transistor) is proposed. It’s design, simulation, and fabrication are studied in this paper. n-channel MOSFET’s with Le, below 2µm suffer from high-field effects that must be overcome to secure reliable 5-V operation. LDD structures alleviate these effects, but their reliability is better than that of con
Publicado em: 2011
-
7. Estudo do ponto invariante com a temperatura ("Zero Temperature Coefficient") em transistores SOI Mosfet fabricados com tecnologia ultra-submicrométrica. / Zero temperature coefficient study in SOI mosfets with submicrometer technology.
Neste trabalho é apresentado um estudo do ponto ZTC (Zero Temperature Coefficient) em dispositivos SOI MOSFETs, funcionando em modo parcialmente (PD-SOI) e totalmente (FD-SOI) depletados. O estudo é realizado a partir de um modelo analítico simples, proposto para determinação da tensão de polarização da porta do transistor no ponto ZTC (VZTC), atrav�
Publicado em: 2011
-
8. Improved Ge surface passivation with ultrathin SiO/sub x/ enabling high-mobility surface channel pMOSFETs featuring a HfSiO/WN gate stack
To realize high-mobility surface channel pMOSFETs on Ge, a 1.6-nm-thick SiOX passivation layer between the bulk Ge substrate and HfSiO gate dielectric was introduced. This approach provides a simple alternative to epitaxial Si deposition followed by selective oxidation and leads to one of the highest peak hole mobilities reported for unstrained surface chann
Publicado em: 2011
-
9. Estruturas de teste para avaliação de variabilidade estatística em MOSFETs sub-100nm / Test structures for statistical variability evaluation on ultra-deep submicron MOSFETs
As variações nas características elétricas de dispositivos MOS são uma preocupação muito importante no projeto, manufatura e operação de circuitos integrados (CIs). Com a redução contínua (escalamento) das dimensões na tecnologia CMOS, variabilidade de processo se tornou um grande problema, afetando o desempenho e o rendimento positivo na produ�
Publicado em: 2010
-
10. Phenomenological Model for the metal-insulator transition in two dimensions
The resistivity measured in two-dimensional MOSFET geometry is modeled by considering that the resistivity is a function of the temperature and the areal density of charges (electrons or holes). The logistics differential equation is proposed for the behaviour of the resistivity as a function of temperature, so that the two phases are obtained in a natural m
Brazilian Journal of Physics. Publicado em: 2009-12
-
11. A modified lightly doped drain mosfet for very large scale integration
Reducing MOSFET dimensions while maintaining a constant supply voltage leads to higher electric fields inside the active regions of VLSI transistors. Operation of micron and submicron MOSFETs in the presence of high-field effects has required design innovations so that a constant supply voltage, acceptable punchthrough voltage, and long-term reliability are
Publicado em: 2009
-
12. Análise de materiais nanoestruturados utilizando feixes de íons
A miniaturização de dispositivos tecnológicos levou à percepção de novas classes de efeitos devidos ao con namento quântico e à mudança na proporção entre número de átomos presentes na superfície e no volume de estruturas que atingem a escala nanométrica, levando à noção de nanociência e nanotecnologia. Dentre os desa os impostos por essas
Publicado em: 2009