Sram
Mostrando 1-12 de 15 artigos, teses e dissertações.
-
1. Detecção de defeitos do tipo Resistive-Open em SRAM com o uso de lógica comparadora de vizinhança
The world we live today is very dependent of the technology advance and the Systemson- Chip (SoC) are one of the most important actors of this advance. As a consequence, the Moore s law has been outperformed due to this strong demand on the SoCs for growth, so that new silicon technologies has emerged along with new fault models that decreased the reliabilit
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/03/2012
-
2. Evaluation of system-level impacts of a persistent main memory architecture
Por cerca de 30 anos, os sistemas de memória computacional têm sido essencialmente os mesmos: tecnologias de memória volátil de alta velocidade como SRAM e DRAM utilizadas para caches e memória principal; discos magnéticos para armazenamento persistente; e memória flash, persistente e de baixa velocidade, para armazenamento com características de bai
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 15/03/2012
-
3. A self-checking scheme to mitigate single event upset effects in SRAM-based FPAAs
In this work the problem of Single Event Upset (SEU) is considered in a recent analog technology: The Field Programmable Analog Arrays (FPAAs). Some FPAA models are based on SRAM memory cells to implement the user programmability, which makes this kind of device vulnerable to SEU when employed in applications susceptible to the incidence of radiation. In the
Publicado em: 2011
-
4. Designing fault-tolerant techniques for SRAM-Based FPGAs
Publicado em: 2011
-
5. Simulação elétrica do efeito de dose total em células de memória estática (SRAM)
Nesta dissertação é apresentado o estudo da célula SRAM estática de 6 transistores, com tecnologia CMOS, sendo utilizada em ambiente exposto à radiação. Foi verificado, através de simulação com o Hspice (HSPICE, 2009; KIME, 1998) e com a análise de Monte Carlo, o seu comportamento com relação à dose de ionização total (Total Ionization Dose,
Publicado em: 2011
-
6. Modeling and simulation of device variability and reliability at the electrical level
In nanometer scale complementary metal-oxide-semiconductor (CMOS) parameter variations pose a challenge for the design of high yield integrated circuits. This work presents models that were developed to represent physical variations affecting Deep- Submicron (DSM) transistors and computationally efficient methodologies for simulating these devices using Elec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
7. Implementação física de arquiteturas de hardware para a decodificação de vídeo digital segundo o padrão H.264/AVC / Physical implementation of hardware architectures for video decoding according to the H.264/AVC standard
Recentemente, o Brasil adotou o padrão SBTVD (Sistema Brasileiro de TV Digital) para transmissão de TV digital. Este utiliza o CODEC (codificador e decodificador) de vídeo H.264/AVC, que é considerado o estado-da-arte no contexto de compressão de vídeo digital. Esta transição para o SBTVD requer o desenvolvimento de tecnologia para transmissão, rece
Publicado em: 2011
-
8. Efeitos da radiação em dispositivos analógicos programáveis (FPAAs) e técnicas de proteção
Este trabalho estuda os efeitos da radiação em dispositivos analógicos programáveis (FPAAs, do inglês, Field Programmable Analog Arrays) e técnicas de proteção que podem ser aplicadas para mitigar tais efeitos. Circuitos operando no espaço ou em altitudes elevadas, como, por exemplo, em satélites e aeronaves, recebem doses de radiação e impacto d
Publicado em: 2011
-
9. Análise do impacto de NBTI e RTS em células SRAM e portas lógicas
Este trabalho tem por objetivo analisar o impacto causado no atraso de propagação de portas lógicas e a probabilidade de falhas em células de memória estáticas de acesso aleatório (SRAM) devido a Negative Bias Temperature Instability (NBTI) e ao Randon Telegraph signal (RTS). As analises são baseadas nos resultados de simulações elétricas que se u
Publicado em: 2010
-
10. Técnicas probabilísticas para análise de yield em nível elétrico usando propagação de erros e derivadas numéricas
Em tecnologias nanométricas, variações nos parâmetros CMOS são um desafio para o projeto de circuitos com yielda apropriado. Neste trabalho nós propomos uma metodologia eficiente e precisa para a modelagem estatística de circuitos. Propagação de erros e técnicas numéricas são aplicadas para a modelagem em nível elétrico de variações aleatóri
Publicado em: 2010
-
11. Teste de SRAMs baseado na integração de March teste e sensores de corrente on-chip
Atualmente é possível observar que a área dedicada a elementos de memória em sistemas embarcados (Systems-on-Chip, SoC) ocupa a maior porção dos circuitos integrados e com o avanço da tecnologia Very Deep Sub-Micron (VDSM), é possível integrar milhões de transistores em uma única área de silício. O fato desta elevada integração faz com que sur
Publicado em: 2010
-
12. Proposta de metodologia para utilização de componentes não qualificados em sistemas microprocessados para aplicações espaciais.
As memórias são de fundamental importância no computador de bordo de um satélite, uma vez que são responsáveis por armazenar as informações necessárias para o funcionamento correto do mesmo, além dos dados coletados pela carga útil do satélite. Este trabalho propõe uma metodologia e aplicação da mesma em um sistema de memória, de tal forma qu
Publicado em: 2009