Digital Pll
Mostrando 1-11 de 11 artigos, teses e dissertações.
-
1. Estimação de frequência usando sensores de erro com atrasos adaptativos
Neste trabalho é proposta uma solução para a melhoria no desempenho dos Early Error Sensing (EES) Adaptive Time Delay Tanlock Loops (ATDTL) de 1ª ordem apresentados em (Al-Zaabi et al., 2005), quanto a estimação de frequência e tempo de captura. Os EES-ATDTL são Phase-Locked Loops (PLL) digitais utilizados para implementações em hardware, devido à
Sba: Controle & Automação Sociedade Brasileira de Automatica. Publicado em: 2011-08
-
2. Malha síncrona digital "Tanlock" com estimação de frequência e ganho adaptativo para convergência rápida. / Adaptive gain time delay Tanlock loop with frequency estimation and fast convergence.
Nas últimas três décadas os phase locked loops (PLLs) totalmente digitais têm recebido muita atenção devido, principalmente, às vantagens que eles oferecem em comparação aos PLLs analógicos. Essas vantagens incluem melhor desempenho, maior velocidade e confiabilidade, tamanho reduzido e menor custo. Os PLLs também são amplamente utilizados em sis
Publicado em: 2011
-
3. ESTIMAÇÃO DE HARMÔNICOS/INTER-HARMÔNICOS: UMA ABORDAGEM MULTITAXA
This dissertation discusses parameter estimation of harmonics/inter-harmonics of electrical signals under time-varying conditions. Two new suitable approaches for processing this kind of signals are proposed. The first one is based on phase error of DFT (Discrete Fourier Transform) result, occurring due to the frequency deviation of input signal. This method
Publicado em: 2008
-
4. Filtro ativo trifásico com controle vetorial utilizando DSP:projeto e implementação
Este trabalho apresenta o estudo e implementação de um filtro ativo trifásico paralelo a três fios (FAP), com vistas à redução do conteúdo harmônico de cargas não lineares típicas de instalações industriais. A determinação das correntes de referência do FAP e o controle do conversor são realizados utilizando técnicas de controle vetorial. U
Publicado em: 2008
-
5. Mutually connected DPLL networks: modelling, simulation and optimization. / Redes mutuamente conectadas de DPLLs: modelagem, simulação e otimização.
Clock-distribution is an essential feature in many engineering applications as, for example, telecommunications networks and digital integrated circuits. In the last few decades this problem was predominantly addressed using master-slave strategies. In this type of strategy there are precise reference oscillators in the network called masters and their signa
Publicado em: 2007
-
6. Tecnicas digitais para sincronização com a rede eletrica, com aplicação em geração distribuida / Digital techniques for power grid synchronization, with applications in distributed generation
Este trabalho visa contribuir para os estudos sobre sincronismo em um Sistema Elétrico de Potência (SEP), com enfoque em Geração Distribuída (GD). Buscar-se-á analisar as condições para operação de um gerador distribuído em paralelo com a rede elétrica, bem como desenvolver metodologias de sincronismo para tal. Muitos algoritmos propostos para ap
Publicado em: 2006
-
7. Active Power Filters for current harmonics and reactive power compensation / Filtros Ativos de PotÃncia para CompensaÃÃo de HarmÃnicos de Corrente e PotÃncia Reativa
A popularizaÃÃo dos componentes eletrÃnicos e o conseqÃente aparecimento de novas tecnologias impulsionaram o surgimento de problemas na qualidade da energia da rede elÃtrica. O principal objetivo dessa dissertaÃÃo à estudar as propostas de compensaÃÃo das distorÃÃes nas correntes da rede elÃtrica geradas pela presenÃa de cargas que contÃm um
Publicado em: 2006
-
8. SISTEMA EXPERIMENTAL FOTOVOLTAICO DE GERAÇÃO DE ENERGIA ELÉTRICA OPERANDO EM PARALELO COM A REDE ELÉTRICA CA / EXPERIMENTAL PHOTOVOLTAIC SYSTEM OF ELECTRIC ENERGY GENERATION SHUNT CONNECTED TO THE AC NETWORK
Esta dissertação descreve as etapas de desenvolvimento de um sistema experimental de geração de energia elétrica de 30 kW baseado em painéis solares fotovoltaicos montado no Campus da Universidade Federal de Juiz de Fora (UFJF). São apresentados detalhes do sistema fotovoltaico como: tipo e técnicas de chaveamento dos conversores estáticosCC-CC e CC
Publicado em: 2006
-
9. Retificador trifásico com elevado fator de potência. / Three-phase rectifier with high power factor.
Este trabalho trata da retificação trifásica com elevado fator de potência. São mostradas algumas soluções encontradas na literatura. Dentre elas, optou-se pela utilização de um conversor trifásico autocomutado do tipo fonte de tensão (VSC), operando em modulação em largura de pulso (PWM). Apresenta-se a modelagem do conversor, que é utilizado
Publicado em: 2004
-
10. Sincronização de centrais digitais
Nos últimos anos tem sido dada grande ênfase ao estudo de Sistemas de Sincronismo - especialmente aqueles usados em centrais - CPA-T- envolvendo Métodos de Sincronização de Rede e técnicas de Phase Locked Loop (PLL) e redundância modular. No presente trabalho, cada um desses aspectos será desenvolvido gradualmente até chegar a um resultado prático
Publicado em: 1992
-
11. Controle de velocidade de motor DC atraves de um controlador PLL-DUAL
Na primeira fase do trabalho projetou-se um sistema de controle de velocidade de motor CC pela técnica PLL-DUAL para obtenção de alto desempenho e precisão. Operando no modo PLL tem-se duas regiões de funcionamento; aquisição de freqüência e trancamento de fase. Na primeira região procura-se igualar a freqüência gerada no detetor ótico (encoder)
Publicado em: 1991