Reconfigurable Architecture
Mostrando 1-12 de 36 artigos, teses e dissertações.
-
1. Electromagnetic interference reduction by dynamic impedance balancing applied to biosensors
INTRODUCTION: Electromagnetic interference caused by electric power lines adversely affects the signals of electronic instruments, especially those with low amplitude levels. This type of interference is known as common-mode interference. There are many methods and architectures used to minimize the influence of this kind of interference on electronic instru
Rev. Bras. Eng. Bioméd.. Publicado em: 2013-09
-
2. Implementação de uma arquitetura para binarização de imagens em FPGA / Implementation of an architecture for FPGA image binarization
In many imaging applications it is desirable that images are converted to grayscale images to binary, ie with only two intensity levels. To accomplish this task separation between two levels is necessary to calculate a threshold value as determined from it which pixels will belong to a level generally the object of interest, and which belong to another level
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 13/09/2012
-
3. Implementação de processador banda base ofdma para downlink lte em fpga
This work treats of an implementation OFDMA baseband processor in hardware for LTE Downlink. The LTE or Long Term Evolution consist the last stage of development of the technology called 3G (Mobile System Third Generation) which offers an increasing in data rate and more efficiency and flexibility in transmission with application of advanced antennas and mul
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/03/2011
-
4. Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha / Super-VLIW: a dynamic reconfigurable architecture fault tolerant
Um novo cenário emerge devido às nanotecnologias. Estas permitirão taxas de integração elevadas, nos limites, ou mesmo além da capacidade atual do silício. Contudo, estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Este trabalho propõe uma arquitetura reconfigurável nomeada S
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 04/02/2011
-
5. Sistema de tradução binária de dois níveis para execução multi-ISA / Tow-level binary translation system for multiple-isa execution
Atualmente, a adição de uma nova função implementada em hardware em um processador não deve impor nenhuma mudança no conjunto de instruções (ISA ¿ Instruction Set Architecture) suportado para atingir melhorias em seu desempenho. O objetivo é manter a compatibilidade retroativa e futura de programas já compilados. Todavia, este fato se torna, muita
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
6. Expansão da arquitetura de conjunto de instruções MIPS para suporte à robótica / Instruction set architecture expansion of the mips processor for robotics support
Arquitetura de computadores é uma área que tem se desenvolvido muito nos últimos anos, e as pesquisas são cada vez mais crescentes. Os avanços tecnológicos atuais nos permitem processar grandes quantidades de dados em pouco tempo, e também auxiliam diversas áreas do conhecimento, como a robótica. Este trabalho tem por objetivo propor a extensão da
Publicado em: 2010
-
7. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados / ChipCflow - tool for implementing of algorithms using the dataflow model in dynamic reconfigurable hardware - Operators and the dataflow graphs
In order to convert C Language into hardware, a ChipCflow project, is a fundamental element to be used. In particular, dynamic dataflow architecture can be generated to produce a high level of parallelism to be executed into a partial reconfigurable hardware. Because of the complexity of the partial reconfigurable system, in this part of the project, a poof-
Publicado em: 2009
-
8. Reconfigurable hardware platform for research and distance learning on remote laboratories for digital systems / Plataforma em hardware reconfiguravel para o ensino e pesquisa em laboratorio de sistemas digitais a distancia
This thesis presents a reconfigurable hardware platform called REDLART (REconfigurable Digital Laboratory for Advanced Research and Teaching), designed to enable laboratory applications in distance learning and collaborative work in digital systems. The platform is based on FPGA devices (Field Programmable Gate Array) to develop digital circuit applications
Publicado em: 2009
-
9. Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados / A tool for algorithms implementation using the dynamic data flow model in reconfigurable hardware for the ChipCflow architecture - C conversion to data flow graph module
ChipCflow is a tool for algorithms execution using a data dynamic flow in reconfigurable hardware. The main purpose of the work is to use the data flow architecture model, associated to the concept of reconfigurable architectures, to speed up C written applications. The program acceleration happens in the most intensive processing parts (example: loops), thr
Publicado em: 2009
-
10. ChipCflow - em hardware dinamicamente reconfigurável / ChipCflow - in dynamically reconfigurable hardware
Nos últimos anos, houve um grande avanço na computação reconfigurável, em particular em hardware que emprega Field-Programmable Gate Arrays. Porém, esse aumento de capacidade e desempenho aumentou a distância entre a capacidade de projeto e a disponibilidade de tecnologia para o desenvolvimento do projeto. As linguagens de programação imperativas de
Publicado em: 2009
-
11. Transparent reconfigurable architecture for heterogeneous applications / Uma arquitetura reconfigurável transparente para aplicações heterogêneas
Atualmente, pode-se observar que a Lei de Moore vem estagnando. A freqüência de operação já não cresce da mesma forma, e a potência consumida aumenta drasticamente em processadores de propósito geral. Ao mesmo tempo, sistemas embarcados vêm se tornando cada vez mais heterogêneos, caracterizados por uma grande quantidade de modelos computacionais di
Publicado em: 2009
-
12. Femtonode : arquitetura de nó-sensor reconfigurável e customizável para rede de sensores sem fio
Com o crescimento e o desenvolvimento de aplicações para Redes de Sensores sem Fio (RSSF), os nós-sensores passaram a realizar o tratamento de eventos mais complexos, exigindo um maior desempenho de processamento e flexibilidade do hardware. Estas novas características visam atender os requisitos de diversas aplicações, assim como, apresentarem platafo
Publicado em: 2009