Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha / Super-VLIW: a dynamic reconfigurable architecture fault tolerant

AUTOR(ES)
FONTE

IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia

DATA DE PUBLICAÇÃO

04/02/2011

RESUMO

Um novo cenário emerge devido às nanotecnologias. Estas permitirão taxas de integração elevadas, nos limites, ou mesmo além da capacidade atual do silício. Contudo, estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Este trabalho propõe uma arquitetura reconfigurável nomeada Super-VLIW capaz de tolerar as altas taxas de defeitos estimadas para as futuras tecnologias. A arquitetura consiste em uma unidade reconfigurável fortemente acoplada a um processador MIPS. A unidade reconfigurável por sua vez é composta por uma unidade de tradução binária a uma cache de configuração, um vetor de grão-grosso de unidades funcionais e uma rede de interconexão. A reconfiguração é realizada em tempo de execução, traduzindo o código binário sem a necessidade de recompilar. A rede de interconexão é composta por um arranjo de redes multiestágio. Estas redes provêm um comunicação tolerantea falha entre as unidades funcioanais da unidade reconfigurável e os registradores do processador MIPS. Este trabalho propõem um mecanismo dinâmico para alocação das unidades disponíveis garantindo a execução paralela das operações básicas, realizando o posicionamento e roteamento em um único passo, o que permite a interconexão correta das unidades mesmo na presença de um número muito elevado de falhas. Além disso, a arquitetura proposta pode escalonar para as futuras nanotecnologias mesmo sob um taxa de falha de 20%.

ASSUNTO(S)

ciencia da computacao tolerância a falhas arquiteturas reconfiguráveis tradução binária grão-grosso fault tolerant reconfigurable architecture binary translation coarse-grain

ACESSO AO ARTIGO

Documentos Relacionados