Processors Architecture
Mostrando 1-12 de 35 artigos, teses e dissertações.
-
1. Implementation and analysis of algorithms for motion estimation onto parallels processors type GPU / Implementação e análise de algoritmos para estimação de movimento em processadores paralelos tipo GPU (Graphics Processing Units)
A demanda por aplicações que processam vídeos digitais têm obtido atenção na indústria e na academia. Considerando a manipulação de um elevado volume de dados em vídeos de alta resolução, a compressão de vídeo é uma ferramenta fundamental para reduzir a quantidade de informações de modo a manter a qualidade viabilizando a respectiva transmis
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
2. New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors
The growing availability of embedded processors inside FPGAs provides unprecedented flexibility for system designers. The use of such devices for space or mission critical applications, however, is being delayed by the lack of effective low cost techniques to mitigate radiation induced errors. In this paper a non invasive approach for the implementation of f
Publicado em: 2011
-
3. Implementação em hardware da arquitetura do computador hipotético CESAR / Hardware implementation of the CESAR hypothetical computer architecture
O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição
Publicado em: 2011
-
4. Geração automática de código para a execução em um ambiente de computação em DataFlow
The computers architectures are becoming more distributed and hierarchical,that is, there exist lots of computers in a cluster and there are many processors in these computers and these processors have multiple cores. Many models have been proposed to explore the features of the computers architectures. The Data-flow computing models stand out among the prop
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 18/10/2010
-
5. Arquitetura modular de processador multicore, flexível, segura e tolerante a falhas, para sistemas embarcados ciberfísicos. / Modular multicore processor architecture, flexible, securi and fault tolerant, to embedded cyber-physical systems.
Cyber-physical Systems (CPS) are systems where there is an union between computing and physics. The CPS will be used in several areas, forming a new era of systems or devices and could be anywhere, being used by anyone and anything. Applications for CPS include highly reliable medical systems and devices, traffic control and security, advanced automotive, pr
Publicado em: 2010
-
6. ALGORITMOS PARALELOS PARA MOTORES DE JOGOS EM MULTIPROCESSADORES / PARALLEL ALGORITHMS FOR MULTICORE GAME ENGINES
This thesis presents several techniques about parallel technology on electronic games. The thesis begins presenting several possible architectures for a game engine. A new architecture is presented, more flexible and adequate for the processors of the future that will have a higher level of parallelism. Following, a new technique for processing an octree, a
Publicado em: 2010
-
7. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache / A transactional memory model for heterogeneous architectures based in Software Cache
The adoption of multi-core processors by the industry has pushed towards the development of new techniques to simplify programming parallel software. The technique called transactional memories is one of the most promising. This technique is able to execute multiple tasks concurrently in an optimistic way to achieve a better performance. Another advantage is
Publicado em: 2010
-
8. Um conjunto de classes para simulacao interativa visual de processadores no ambiente simoo / A class set for visual interactive simulation at SIMOO environment
O Projeto T&D-Bench (Teaching and Design Workbench) tern como objetivo fornecer um ambiente didático para fins de avaliação de desempenho de processadores utilizando modelagem e simulação interativas visuais. A aplicação dos conceitos de orientação a objetos (abstração, encapsulamento, herança e polimorfismo) em modelagem de hardware vem sendo am
Publicado em: 2010
-
9. SPARC16 : uma nova visão de compressão para processadores SPARC / SPARC16 : a new compression approach for SPARC processors
Processadores RISC podem ser usados para atender a crescente demanda por desempenho requerida por sistemas embarcados. Entretanto, essas arquiteturas têm como desvantagem uma densidade de código ruim. Recodificações do conjunto de instruções, como o MIPS16 e o Thumb, representam uma abordagem eficiente para lidar com esse problema. Esse trabalho propõ
Publicado em: 2010
-
10. Paralelização automática de laços para arquiteturas multicore / Automatic loop parallelization for multicore architectures
Embora muitos programas possuam uma forma regular de paralelismo, que pode ser expressa em termos de laços paralelos, muitos exemplos importantes não a possuem. Loop skewing é uma transformação que remodela o espaço de iteração dos laços para que seja possível expressar o paralelismo implícito através de laços paralelos. Como consequência da co
Publicado em: 2010
-
11. Risco : microprocessador RISC CMOS de 32 bits / Risco - a 32-bit CMOS RISC microprocessor
Este trabalho apresenta o estudo, a definição e a simulação elétrica e lógica de um microprocessador CMOS de 32 bits, com arquitetura tipo RISC - o Risco. Dentre as principais características do Risco destacam-se: dados, instruções e endereços são palavras de 32 bits; a unidade de endereçamento é a palavra, permitindo um acesso a 4 Giga palavras
Publicado em: 2010
-
12. Explorando memoria transacional em software nos contextos de arquiteturas assimetricas, jogos computacionais e consumo de energia / Exploiting software transactional memory in the context of asymmetric architectures
The shift towards multicore processors taken by the semiconductor industry has initiated an era in which new languages, methodologies and tools are of paramount importance to the development of efficient concurrent systems that can be built in a timely way by all kinds of programmers. One of the main obstacles faced by programmers when dealing with shared me
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 18/12/2009