Nios Ii Processor
Mostrando 1-5 de 5 artigos, teses e dissertações.
-
1. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera / Hardware and software codesing profiling techniques based on reconfigurable computing applied to the Altera´s Nios soft core processor
Como avanço dos paradigmas de desenvolvimento de sistemas eletrônicos, novos conceitos, modelos e técnicas resultaram dessa evolução, gerando ferramentas mais eficientes e objetivas. Entre estas, as de automação de projetos eletrônicos (EDA - Electronic Design Automation) em nível de sistema (ESL - Electronic System Level) trouxeram um incremento co
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 21/09/2012
-
2. Sistema Embarcado para um Monitor Holter que Utiliza o Modelo PPM na Compressão de Sinais ECG
Neste trabalho, é apresentado o desenvolvimento de um sistema embarcado com prototipagem em FPGA contendo instanciação do processador soft-core Nios II (SOPC System on a Programmable Chip), para um monitor holter que implementa compressão de dados, utilizando o algoritmo PPM, e simula sinais ECG através da implementação das Séries de Fourier. Atravé
Publicado em: 2010
-
3. A power estimation design for the Altera Nios II processor / Projeto de um estimador de potência para o processador Nios II da Altera
Nowadays, optimization of hardware and software systems does not necessarily mean increasing their computational performance. Due to the popularization of battery-operated embedded systems, energy comsumption has become a very critical issue. Several tools have been created to model, optimize, and estimate energy consumption, allowing power constraints to be
Publicado em: 2007
-
4. Projeto e implementação de circuitos classificadores digitais com controle da generalização baseado na regra do vizinho-mais-próximo modificada
This work aims at the implementation of classifying binary patterns with digital circuits in order to get a embedded system with the following features: portability, on-line training, operating in real time and with capacity of generalization. The proposed method makes use of training data filtering (or selection) before digital circuit synthesis. It is prop
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/02/2006
-
5. Implementation of an Ethernet 10/100Mbps core with Avalon interface for Nios II processor from Altera / Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera
This work presents the implementation of a network Ethernet 10/100Mbps core with interfaces to Avalon bus for using with the Nios II processor from Altera. The Ethernet technology was implemented in reconfigurable computing and was based in the OpenCores MAC 10/100 available on Internet. The project was developed for embedded systems applications, more speci
Publicado em: 2005