Memoria Cache
Mostrando 13-24 de 27 artigos, teses e dissertações.
-
13. Proposta de conjunto de simulações para análise de desempenho de processadores superescalares e ensino de arquitetura de computadores
O objetivo deste trabalho é a definição de um conjunto de roteiros para o ensino de arquitetura de computadores com enfoque em arquiteturas superescalares. O procedimento é baseado em simulação e verificação da influência dos parâmetros arquiteturais dos processadores, em termos funcionais e de desempenho. É dada ênfase a conceitos como memória
Publicado em: 2007
-
14. Previsão de desvios em arquiteturas multitarefas simultâneas
A exploração do paralelismo no nível de instrução (ILP) em arquiteturas superescalares é limitada fortemente pelas dependências de controle, as quais são ocasionadas pelas instruções de desvio, e pelas dependências de dados. As arquiteturas SMT (Simultaneous MultiThreaded) buscam explorar um novo nível de paralelismo, denominado paralelismo no n�
Publicado em: 2007
-
15. Projeto e análise de sistemas de busca na web
Mecanismos de busca na Web são caros para manter, caros para operar, e difíceis de projetar. Mecanismos modernos de busca contam com clusters de máquinas servidoras para processamento de consultas. Assim, o desempenho do processamento paralelo de consultas num cluster de servidores de índice é crucial para os mecanismos modernos de busca na Web. O objet
Publicado em: 2007
-
16. Substitução de objetos em cache na internet usando modelo vetorial para comparação semântica da informação
This research work presents a new approach to compare objects stored in cache engines through semantic analysis of object contents. Semantic comparison between objects is used as a replacement strategy, differently from classical approaches that use objects physical characteristics as parameters to their selection and replacement strategies. A replacement st
Publicado em: 2005
-
17. Study and implementation of data Preload optimization using XScale / Estudo e implementação da otimização de Preload de dados usando o processador XScale
Atualmente existe um grande mercado para o desenvolvimento de aplicações para sistemas embutidos, pois estes estão fazendo parte crescente do cotidiano das pessoas em produtos de eletrônica de consumo como telefones celulares, palmtop s, agendas eletrônicas, etc. Os produtos de eletrônica de consumo possuem grandes restrições de projeto, tais como cu
Publicado em: 2005
-
18. Analogic memories characterization implemented with floating gate MOS transistors / Caracterização de memorias analogicas implementadas com transistores MOS floating gate
Monolithic integration of memories and analog circuits ,in the same die offers interesting advantages like: smaller application boards, higher robustness and mainly lower costs. Today, a profitable integration of these kind of circuit can only be possible using conventional CMOS technology, which allows efficiently extraordinary levels of integration. Thus,
Publicado em: 2005
-
19. Design and implementation of a PDC-ComPacket decompressor in a SPARC processor / Projeto e implementação de um descompressor PDC-ComPacket em um processador SPARC
E cada vez mais comum encontrar implementacões de complexos sistemas dedicados em um único chip (telefones celulares, PDA s, etc.). Quanto mais complexos, maiores as dificuldades para atingir requisitos como área de silício ocupada, desempenho e consumo de energia. A compressão de código, inicialmente concebida para diminuir a memória ocupada, atravé
Publicado em: 2005
-
20. UM SISTEMA DE CACHE PREDITIVO PARA O PROCESSAMENTO EM TEMPO-REAL DE GRANDES VOLUMES DE DADOS GRÁFICOS / A PREDICTIVE CACHE SYSTEM FOR REAL-TIME PROCESSING OF LARGE 2D GRAPHICAL DADA
Atualmente, diversas áreas de Computação Gráfica necessitam processar uma grande quantidade de dados. Para visualizar em tempo-real esses dados é necessário lidar com dois tipos de problema. O primeiro está relacionado com o pouco tempo destinado para realizar os cálculos no processo de síntese de imagem. O segundo problema surge da capacidade limit
Publicado em: 2004
-
21. Uma arquitetura de proxies para ambientes par-a-par
A tecnologia par-a-par encontra-se emergindo como um novo paradigma para sistemas distribuídos. A continuidade de seu crescimento depende do desenvolvimento de mecanismos que garantam a escalabilidade da rede. Este trabalho analisa a utilização de sistemas de replicação no ambiente par-a-par de forma a reduzir a utilização da banda de rede e latência
Publicado em: 2004
-
22. O efeito da largura de Fetch no desempenho das arquiteturas super escalar, trace cache e DTSVLIW
Máquinas Super Escalares trazem múltiplas instruções escalares da cache de instruções por ciclo. Contudo, máquinas que buscam na cache de instruções apenas uma instrução escalar por ciclo de relógio têm demonstrado níveis de desempenho comparáveis aos de máquinas Super Escalares, como é o caso de máquinas que seguem a arquitetura Dynamicall
Publicado em: 2003
-
23. Escalabilidade em servidores cache WWW
The increasing popularity of the World Wide Web has led to significant research targetting the reduction of the latency perceived by users. Cache servers proved to be an important resource in accomplishing this goal. Although the use of cache servers have reduced the data traffic in the Internet, the cooperation strategies employed while building clusters of
Publicado em: 1999
-
24. Politicas de gerenciamento de web caches
Atualmente, a Web tornou-se um dos principais gargalos no desempenho da Internet. Pesquisas recentes mostram que o parâmetro de Qualidade de Serviço (QoS) mais importante para os usuários da Web é o tempo de resposta na recuperação de objetos. Uma das alternativas para reduzir a latência na recuperação de documentos é a replicação de documentos p
Publicado em: 1999