O efeito da largura de Fetch no desempenho das arquiteturas super escalar, trace cache e DTSVLIW
AUTOR(ES)
Christian Daros de Freitas
DATA DE PUBLICAÇÃO
2003
RESUMO
Máquinas Super Escalares trazem múltiplas instruções escalares da cache de instruções por ciclo. Contudo, máquinas que buscam na cache de instruções apenas uma instrução escalar por ciclo de relógio têm demonstrado níveis de desempenho comparáveis aos de máquinas Super Escalares, como é o caso de máquinas que seguem a arquitetura Dynamically Trace Scheduled VLIW (DTSVLIW). Neste trabalho, é mostrado através de experimentos que basta trazer uma instrução escalar por ciclo de máquina da cache de instruções para atingir praticamente o mesmo desempenho obtido trazendo várias instruções por ciclo graças à localidade de execução existente nos programas. Fazemos, também, a primeira comparação direta entre as arquiteturas Super Escalar, Trace Cache e DTSVLIW. Os resultados dos experimentos mostram que uma máquina DTSVLIW, capaz de executar até 16 instruções por ciclo, tem desempenho 21.9% superior que uma Super Escalar hipotética e 6.6% superior que uma Trace Cache com hardware equivalente. Quando comparada com uma máquina Alpha 21264, a máquina DTSVLIW apresenta um desempenho 24,17% superior, para os programas inteiros e, 60,36% superior, para os programas de ponto flutuante do SPEC2000.
ASSUNTO(S)
arquitetura de computador ciencia da computacao memória cache
Documentos Relacionados
- Avaliação do compartilhamento das memórias cache no desempenho de arquiteturas multi-core
- Efeito do nadar sobre o desempenho do pedal e corrida no triathlon super-sprint
- O EFEITO DA INCERTEZA POLÍTICA NO DESEMPENHO E VALORAÇÃO DAS COMPANHIAS ABERTAS BRASILEIRAS1
- Um estudo sobre o efeito da avaliação de desempenho operacional e de gestores no resultado das empresas
- O efeito da comunicação sobre a legitimidade e o desempenho das organizações