Fpga
Mostrando 49-60 de 186 artigos, teses e dissertações.
-
49. Arquitetura hardware/software de um núcleo NCAP segundo o padrão IEEE 1451.1: uma prova de conceito
Os sensores inteligentes são dispositivos que se diferenciam dos sensores comuns por apresentar capacidade de processamento sobre os dados monitorados. Eles tipicamente são compostos por uma fonte de alimentação, transdutores (sensores e atuadores), memória, processador e transceptor. De acordo com o padrão IEEE 1451 um sensor inteligente pode ser divi
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 06/08/2010
-
50. Sistema e processo para geração, sincronização remota e comparação de sinais temporais precisos / System and process for the generation, remote synchronization and comparison of precise time signals
This thesis present new proposals for time dissemination systems, which were analyzed and implemented as complete solutions providing high resolution in radio links focusing in the requirements of the new geolocation system known as GEOLOCAL. The solutions found are useful for other applications equiring time synchronization. The work has been developed in d
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 05/07/2010
-
51. Contribuição para o estudo do embarque de uma rede neural artificial em field programmable gate array (FPGA)
Este estudo consiste na implementação e no embarque de uma Rede Neural Artificial (RNA) em hardware, ou seja, em um dispositivo programável do tipo field programmable gate array (FPGA). O presente trabalho permitiu a exploração de diferentes implementações, descritas em VHDL, de RNA do tipo perceptrons de múltiplas camadas. Por causa do paralelismo i
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/06/2010
-
52. Desenvolvimento de um demodulador digital e de um ambiente de simulaçao para sistema de telemedidas / Development of a digital demodulator and a simulation environment for a telemetry system
Esta dissertação apresenta os resultados obtidos com a pesquisa e implementação de um sistema de demodulação para o receptor de rastreio de um radar de telemedidas. Um radar de telemedidas é responsável pela identificação de um conjunto de medidas realizadas no objeto espacial e enviadas para a antena através de um transponder. A antena de telemed
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 14/05/2010
-
53. Equalization and adaptive antena techniques for CDMA and OFDM systems / Técnicas de equalização e antenas adaptativas para sistemas CDMA e OFDM
Nesta tese são investigadas e propostas diferentes técnicas de equalização e antenas adaptativas para sistemas CDMA e OFDM. No caso de sistemas CDMA, duas técnicas de equalização, em nível de chip, e um esquema de recepção com base em equalização e antenas inteligentes, também em nível de chip, são propostos. Este último esquema, denominado M
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 09/04/2010
-
54. Conversor matricial indireto para acionamento de motor de indução trifásico
Matrix converter topologies, despite the technological challenges it still presents, offers interesting possibilities concerning volume, weight, operating temperature grade, life time and input power factor. In order to create sufficient design resources to build a working prototype, initially a brief theoretical research was conducted in direct and indirect
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 12/03/2010
-
55. Sistema Embarcado para um Monitor Holter que Utiliza o Modelo PPM na Compressão de Sinais ECG
Neste trabalho, é apresentado o desenvolvimento de um sistema embarcado com prototipagem em FPGA contendo instanciação do processador soft-core Nios II (SOPC System on a Programmable Chip), para um monitor holter que implementa compressão de dados, utilizando o algoritmo PPM, e simula sinais ECG através da implementação das Séries de Fourier. Atravé
Publicado em: 2010
-
56. IMPLEMENTAÇÃO DE ARQUITETURAS DE PILHA UDP/IP EM HARDWARE RECONFIGURÁVEL BASEADO NO DESEMPENHO DE VAZÃO, LATÊNCIA E TAXA DE PERDA DE QUADROS / IMPLEMENTATION OF UDP/IP STACK ARCHITECTURES IN RECONFIGURABLE HARDWARE BASED ON THROUGHPUT, LATENCY AND FRAME LOSS RATE PERFORMANCE
This work presents the implementation of three architectures of UDP/IP network stack in reconfigurable hardware. Also, presents the development of a Tester based on the RFC 2544 methodology and implemented it in FPGA. This Tester was used to obtain the throughput, latency and frame loss rate results. The performance of the project shows, in average, throughp
Publicado em: 2010
-
57. Uma implementação da análise de componentes independentes em plataforma de hardware reconfigurável / Uma implementação da análise de componentes independentes em plataforma de hardware reconfigurável
A Separação Cega Fontes (BSS) refere-se ao problema de estimar sinais originais a partir de misturas lineares observadas sem nenhum tipo de conhecimento acerca das fontes ou do processo de mistura. A Análise de Componentes Independentes (ICA) é uma técnica aplicada principalmente ao problema do BSS e dentre os algorítmos que implementam essa técnica,
Publicado em: 2010
-
58. Sistema Telemétrico para Monitoramento de Trens Através de Redes de Sensores sem Fio e Processamento em Sistema Embarcado
Este trabalho apresenta o desenvolvimento de um sistema telemétrico que integra redes de sensores sem fio e processamento de dados em sistema embarcado para monitoramento de veículos em redes de transportes metroferroviários, possibilitando um acompanhamento em tempo real do movimento dos trens. Este sistema tem como principal objetivo permitir uma consta
Publicado em: 2010
-
59. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). / Application of dynamic reconfiguration techniques to the project of support vector machines (SVM).
As Máquinas de Vetores de Suporte (SVMs) têm sido largamente empregadas em diversas aplicações, graças à sua baixa taxa de erros na fase de testes (boa capacidade de generalização) e o fato de não dependerem das condições iniciais. Dos algoritmos desenvolvidos para o treinamento da SVM, o Sequential Minimal Optimization (SMO) é um dos mais rápid
Publicado em: 2010
-
60. LALP: a language for parallelism of loops exploitation in reconfigurable computing / LALP: uma linguagem para exploração do paralelismo de loops em computação reconfigurável
Reconfigurable computing is becoming increasingly important in embedded and high-performance computing systems. It allows performance levels close to the ones obtained with Application-Specific Integrated circuits (ASIC), while still keeping design and implementation flexibility. However, to efficiently program devices, one needs the expertise of hardware de
Publicado em: 2010