Cmos Circuits
Mostrando 13-24 de 58 artigos, teses e dissertações.
-
13. An estimation method for gate delay variability in nanometer CMOS technology
In the nanoscale regime of VLSI technology, circuit performance is increasingly affected by variational effects such as process variations, power supply noise, coupling noise and temperature changes. Manufacturing variations may lead to significant discrepancies between designed and fabricated integrated circuits. Due to the shrinking of design dimensions, t
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2010
-
14. Estruturas de teste para avaliação de variabilidade estatística em MOSFETs sub-100nm / Test structures for statistical variability evaluation on ultra-deep submicron MOSFETs
As variações nas características elétricas de dispositivos MOS são uma preocupação muito importante no projeto, manufatura e operação de circuitos integrados (CIs). Com a redução contínua (escalamento) das dimensões na tecnologia CMOS, variabilidade de processo se tornou um grande problema, afetando o desempenho e o rendimento positivo na produ�
Publicado em: 2010
-
15. Risco : microprocessador RISC CMOS de 32 bits / Risco - a 32-bit CMOS RISC microprocessor
Este trabalho apresenta o estudo, a definição e a simulação elétrica e lógica de um microprocessador CMOS de 32 bits, com arquitetura tipo RISC - o Risco. Dentre as principais características do Risco destacam-se: dados, instruções e endereços são palavras de 32 bits; a unidade de endereçamento é a palavra, permitindo um acesso a 4 Giga palavras
Publicado em: 2010
-
16. EXPLORAÇÃO DE OPERADORES ARITMÉTICOS NA TRANSFORMADA RÁPIDA DE FOURIER / ARITHMETICS OPERATORS EXPLORATION IN FAST FOURIER TRANSFORM
The power consumption reduction in the fast Fourier transform (FFT) is important because applications in battery-powered embedded systems grows daily. Thus this work focuses on the application of techniques to reduce power in specific projects of FFT algorithms. The goal is to achieve an architectural exploration in the FFT core, the decimation in time butte
Publicado em: 2010
-
17. Circuito elevador de tensão de alta eficiencia, controlado por duas fases de clock, implementado em tecnologia CMOS / High efficiency voltage mutiplier circuit, controlled by two clock phases, fabricated in CMOS technology
Este trabalho propõe uma nova estrutura de circuito elevador de tensão de onda completa implementável em tecnologia CMOS padrão, que tem como características relevantes uma eficiência energética maior do que estruturas similares anteriores, seu controle é efetuado por apenas duas fases de clock e também esta estrutura implementa controle de sobre-te
Publicado em: 2009
-
18. Synthese topologique de macro-cellules en technologie cmos
Les problèmes majeurs de la génération automatique du dessin des masques des circuits intégrés sont la dépendance vis-à-vis des règles de dessin et le dimensionnement correct des transistors. Les méthodes traditionnelles, telles que l'utilisation de cellules pré-caractérisées, manquent de flexibilité, car les portes des bibliothèques (en nombre
Publicado em: 2009
-
19. Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS / Timing verification and optimization in physical synthesis of cmos integrated circuits
Este trabalho propõe um método de otimização de atraso, através de dimensionamento de transistores, o qual faz parte de um fluxo automático de síntese física de circuitos combinacionais em tecnologia CMOS estática. Este fluxo de síntese física é independente de biblioteca de células, sendo capaz de realizar, sob demanda, a geração do leiaute a
Publicado em: 2009
-
20. Geração automática de partes operativas de circuitos VLSI / Automatic generation of datapaths for VLSI circuits
Tanto nos circuitos integrados para processamento de sinais digitais quanto em microprocessadores, a parte operativa é o núcleo onde a computação dos dados é realizada. A geração deste bloco costuma ser crítica para o desempenho global dos dispositivos. Ferramentas específicas para a geração de parte operativa costumam tirar proveito da regularida
Publicado em: 2009
-
21. Metodologia para descrição de células analógicas como IP
This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blo
Publicado em: 2009
-
22. Transistor level automatic generation of radiation-hardened circuits / Geração automática de circuitos tolerantes a radiação no nível de transistores
Tecnologias submicrônicas (DSM) têm inserido novos desafios ao projeto de circuitos devido a redução de geometrias, redução na tensão de alimentação, aumento da freqüência e aumento da densidade de lógica. Estas características reduzem significativamente a confiabilidade dos circuitos integrados devido a suscetibilidade a efeitos como crosstalk
Publicado em: 2009
-
23. Integrated passive inductors for radio frequency applications / Indutores integrados passivos para aplicações em radio frequencia
This work aims the design and implementation of integrated passive inductors based on CMOS and BiCMOS processes. The inductors are essential devices in radio frequency applications and are used in many RF circuits such as amplifiers and oscillators. The inductors performance is mainly limited by metal and substrate losses. Although various methods of improve
Publicado em: 2008
-
24. Frequency synthesizers of 2.4 GHz from CMOS with 0.35 µm for ZigBee applications. / Sintetizador de freqüências de 2,4 GHz em CMOS, 0,35 µm para aplicações em ZigBee.
Frequency Synthesizers are circuits that generate pre-determined frequencies, used in both radio frequency reception and transmission. The Synthesizer circuits are composed by several blocks, such as Voltage-Controlled Oscillator (VCO), Prescaler, PFD (Phase/Frequency Detector), Charge Pump (CP), and Low Pass Filters (LPF). In 2003, an Integer-N architecture
Publicado em: 2008