Circuitos Sequenciais
Mostrando 1-11 de 11 artigos, teses e dissertações.
-
1. elGen: ferramenta para geração de circuitos combinatórios e sequenciais para benchmark
Conjuntos de circuitos para benchmark são mecanismos muito importantes como guias na seleção de ferramentas em Automação de Projetos Eletrônicos (EDA). Dada a vasta diversidade de estudos no campo da automação de projetos eletrônicos, e grande variedade de ferramentas comerciais em cada área, há uma crescente necessidade de novos conjuntos de circ
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 29/03/2011
-
2. Transistor level automatic generation of radiation-hardened circuits / Geração automática de circuitos tolerantes a radiação no nível de transistores
Tecnologias submicrônicas (DSM) têm inserido novos desafios ao projeto de circuitos devido a redução de geometrias, redução na tensão de alimentação, aumento da freqüência e aumento da densidade de lógica. Estas características reduzem significativamente a confiabilidade dos circuitos integrados devido a suscetibilidade a efeitos como crosstalk
Publicado em: 2009
-
3. Synthesis of circuits with memory in multilevel logic / Síntese de circuitos com memória em lógica multinível
With the advanced in the technology VLSI (very Large Scale Integration) of the integrated circuits, broad interest has been generated regarding circuits that utilize more than two logical levels for the discrete representation of signals. These circuits are named, logic circuits of multiple values (MVL) and offer a great potential for the design of VLSI, bec
Publicado em: 2008
-
4. Designing single event upset mitigation techniques for large SRAM-Based FPGA components
Esse trabalho consiste no estudo e desenvolvimento de técnicas de proteção a falhas transientes, também chamadas single event upset (SEU), em circuitos programáveis customizáveis por células SRAM. Os projetistas de circuitos eletrônicos estão cada vez mais predispostos a utilizar circuitos programáveis, conhecidos como Field Programmable Gate Array
Publicado em: 2007
-
5. Designing fault tolerant NoCs to improve reliability on SoCs / Projeto de NoCs tolerantes a falhas para o aumento da confiabilidade em SoCs
Com a redução das dimensões dos dispositivos nas tecnologias sub-micrônicas foi possível um grande aumento no número de IP cores integrados em um mesmo chip e consequentemente novas arquiteturas de comunicação são usadas bucando atingir os requisitos de desempenho e potência. As redes intra-chip (Networks-on-Chip) foram propostas como uma plataform
Publicado em: 2007
-
6. Estudo e desenvolvimento em hardware de códigos corretores de erros
Neste trabalho foram desenvolvidos códigos corretores de erros, como Base-Chaudhuri-Hocquenghem (BCH) e o Reed-Solomon (RS). Os codificadores BCH foram implementados diretamente de suas abordagens algébricas, empregando como ferramenta uma linguagem de descrição de hardware (VHDL), bem como a implementação de um protótipo utilizando Field Programable
Publicado em: 2007
-
7. Um verificador de modelos explícito-simbólico
Neste trabalho, propomos uma modelagem que combina representações explícitas e simbólicas em um modelo de verificação formal explícito-simbólico. Os modelos explícitos e simbólicos têm sido usados com sucesso na verificação de sistemas concorrentes de estados finitos, como circuitos sequenciais complexos e protocolos de comunicação. A modelage
Publicado em: 2005
-
8. A systolic architecture to solving linear systems implemented with FPGAs devices. / Uma arquitetura sistólica para solução de sistemas lineares implementada com circuitos FPGAs.
Neste trabalho de mestrado foi desenvolvido o projeto de uma máquina paralela dedicada para solução de sistemas de equações lineares. Este é um problema presente em uma grande variedade de aplicações científicas e de engenharia e cuja solução torna-se uma tarefa computacionalmente intensiva , a medida em que o número de incógnitas aumenta. Imple
Publicado em: 1998
-
9. Um estudo comparativo da analise de curto-circuito probabilistico em ambientes paralelo e distribuido
Este trabalho apresenta a paralelização de um programa de análise de curto-circuito probabilístico utilizando o método de Monte Cado para sistemas de potência. O programa, originariamente desenvolvido e implementado em computadores seqüenciais, foi codificado para dois ambientes distintos de alto desempenho (paralelo e distribuído), tendo como um dos
Publicado em: 1995
-
10. Síntese lógica automática de circuitos sequenciais síncronos baseada em máquinas de estados finitos
Nesta dissertação realiza-se um estudo dos procedimentos destinados a eliminação de estados redundantes em máquinas de estados finitos incompletamente especificadas. Um algoritmo para realizar a codificação de estados nestas máquinas é proposto. Situações de ocorrências de perigos estático são identificadas. Um sistema destinado ao projeto auto
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 01/10/1989
-
11. DIGITAL COMPUTER SIMULATION OF DIGITAL CIRCUITS AS A TOOL TO GENERATE TEST SEQUENCES / SIMULAÇÃO DE CIRCUITOS DIGITAIS, VIA COMPUTADOR, ORIENTADA PARA VERIFICAR A CAPACIDADE DE DETEÇÃO DE SEQÜÊNCIAS DE TESTE
O trabalho realizado visa auxiliar o projeto de circuitos digitais, verificar o funcionamento de sua lógica, e servir como ferramenta para obtenção de seqüências de teste. Ele consiste de uma simulação, via computador, de circuitos digitais, contendo integrados MSI`s e SSI`s, descritos em nível de porta pela linguagem de programação PL/I. os integr
Publicado em: 1975