Celulas Cmos
Mostrando 1-12 de 27 artigos, teses e dissertações.
-
1. Texturização da superfície de silício monocristalino com NH4OH e camada antirrefletora para aplicações em células fotovoltaicas compatíveis com tecnologia CMOS = : Texturing the surface of monocrystalline silicon with NH4OH and anti-reflective coating for applications in photovoltaic cells compatible with CMOS technology / Texturing the surface of monocrystalline silicon with NH4OH and anti-reflective coating for applications in photovoltaic cells compatible with CMOS technology
Este trabalho apresenta o desenvolvimento de células fotovoltaicas de junção n+/p em substratos de Si com processos de fabricação totalmente compatíveis com a tecnologia CMOS (Complementary Metal Oxide Semiconductor). Os processos compatíveis desenvolvidos neste trabalho sao as técnicas: i) de texturização da superfície do Si, com reflexao da supe
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 24/08/2012
-
2. Contributions to the design and prototyping of GALS and asynchronous systems
Com o avanço de tecnologias CMOS, novos desafios surgem para o projeto de circuitos e sistemas síncronos. Isso se deve ao fato de que o uso de um único sinal para controlar um circuito integrado complexo resulta em restrições de projeto difíceis de serem atendidas. Além disso, chips atuais integram sistemas inteiros, que necessitam de uma grande quant
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 13/04/2012
-
3. Aging aware design techniques and CMOS gate degradation estimative / Técnicas de projeto considerando envelhecimento e estimativa da degradação em portas lógicas CMOS
O advento da utilização de circuitos integrados pela sociedade se deu por dois motivos. O primeiro consiste na miniaturização das dimensões dos dispositivos integrados. Essa miniaturização permitiu a construção de dispositivos menores, mais rápidos e que consomem menos frequência. O outro fator é a utilização da metodologia baseada em bibliotec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
4. Projeto de amplificadores com realimentação em corrente utilizando tecnologia 0,35 µm CMOS / Current-Feedback Amplifiers Design using 0,35 µm CMOS Technologie
Este trabalho apresenta o estudo aprofundado e a confecção de amplificadores realimentados por corrente (CFA). São analisadas as principais características de um CFA e comparado com o amplificador realimentado por tensão (VOA). Buscou-se esclarecer as aplicações nas quais a primeira célula apresenta-se como melhor alternativa e como importante ferram
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 12/12/2011
-
5. Simulação elétrica do efeito de dose total em células de memória estática (SRAM)
Nesta dissertação é apresentado o estudo da célula SRAM estática de 6 transistores, com tecnologia CMOS, sendo utilizada em ambiente exposto à radiação. Foi verificado, através de simulação com o Hspice (HSPICE, 2009; KIME, 1998) e com a análise de Monte Carlo, o seu comportamento com relação à dose de ionização total (Total Ionization Dose,
Publicado em: 2011
-
6. Dimensionamento de portas lógicas usando programação geométrica / Gate sizing using geometric programming
Neste trabalho é desenvolvida uma ferramenta de dimensionamento de portas lógicas para circuitos integrados, utilizando técnicas de otimização de problemas baseadas em Programação Geométrica (PG). Para dimensionar as portas lógicas de um circuito, primeiramente elas são modeladas usando o modelo de chaves RC e o atraso é calculado usando o modelo
Publicado em: 2011
-
7. Síntese Automática de Células CMOS / Automatic synthesis of CMOS cells
Este trabalho apresenta o desenvolvimento de uma nova ferramenta para a síntese automática de células, a partir de uma descrição estrutural no nível lógico. A ferramenta esta sendo integrada ao sistema TRAMO3, e visa eliminar a necessidade do use de biblioteca de células na geração de circuitos. Uma revisão sobre síntese de leiaute e metodologias
Publicado em: 2010
-
8. Geração automática de partes operativas de circuitos VLSI / Automatic generation of datapaths for VLSI circuits
Tanto nos circuitos integrados para processamento de sinais digitais quanto em microprocessadores, a parte operativa é o núcleo onde a computação dos dados é realizada. A geração deste bloco costuma ser crítica para o desempenho global dos dispositivos. Ferramentas específicas para a geração de parte operativa costumam tirar proveito da regularida
Publicado em: 2009
-
9. Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS / Timing verification and optimization in physical synthesis of cmos integrated circuits
Este trabalho propõe um método de otimização de atraso, através de dimensionamento de transistores, o qual faz parte de um fluxo automático de síntese física de circuitos combinacionais em tecnologia CMOS estática. Este fluxo de síntese física é independente de biblioteca de células, sendo capaz de realizar, sob demanda, a geração do leiaute a
Publicado em: 2009
-
10. Metodologia para descrição de células analógicas como IP
This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blo
Publicado em: 2009
-
11. PROCESSAMENTO DE SINAIS ANALÓGICOS AMOSTRADOS UTILIZANDO TÉCNICAS DE CHAVEAMENTO A CAPACITOR E A CORRENTE APLICADOS À CONVERSÃO AD SIGMA DELTA
Circuitos de amostragem e retenção de sinais analógicos são comumente implementados com técnicas de chaveamento de capacitores (Switched Capacitor SC). Circuitos SC empregam o armazenamento de cargas em um capacitor linear para representar um sinal sob a forma de tensão. Amplificadores Operacionais (AmpOps) são usados para transferir essa carga de um
Publicado em: 2009
-
12. Leakage current modeling in sub-micrometer CMOS complex gates / Modelagem de corrente de fugas em portas lógicas CMOS submicrométricas
Para manter o desempenho a uma tensão de alimentação reduzida, a tensão de threshold e as dimensões dos transistores têm sido reduzidas por décadas. A miniaturização do transistor para tecnologias sub-100nm resulta em um expressivo incremento nas correntes de fuga, tornando-as parte significativa da potencia total, alcançando em muitos casos 30-50%
Publicado em: 2008