Bist
Mostrando 1-10 de 10 artigos, teses e dissertações.
-
1. Metodologia de análise da variabilidade em FPGA
Este trabalho visa propor uma metodologia de análise da variabilidade do tempo de atraso de propagação no FPGA. Para alcançar esse objetivo são utilizados três circuitos diferentes: o circuito 1 mede a diferença de atrasos de dois circuitos, o circuito 2 identifica o atraso menor de dois circuitos e, por fim, o terceiro circuito que consiste do oscila
Publicado em: 2011
-
2. Constraint-driven test scheduling for NoC-based systems
On-chip integrated network, the so-called networkon- chip (NoC), is becoming a promising communication paradigm for the next-generation embedded core-based system chips. The reuse of the on-chip network as test access mechanism has been recently proposed to handle the growing complexity of testing NoC-based systems. However, the NoC reuse is limited by the o
Publicado em: 2011
-
3. Le test unifie de cartes applique a la conception de systemes fiables
Si on veut assurer de fawn efficace les tests de conception, de fabrication, de maintenance et le test accompli au cours de l'application pour les systemes electroniques, on est amend a integrer le test hors-ligne et le test en-ligne dans des circuits. Ensuite, pour que les systemes complexes tirent profit des deux types de tests, une telle unification doit
Publicado em: 2010
-
4. A logic built-in self-test architecture that reuses manufacturing compressed scan test patterns
A busca por novas funcionalidades no que diz respeito a melhoria da confiabilidade dos sistemas eletrÃnicos e tambÃm a necessidade de gerir o tempo gasto durante o teste faz do mecanismo Built-in-Self-Test (BIST) um caracterÃstica promissora a ser integrada no fluxo atual de desenvolvimento de Circuitos Integrados (IC). Existem vÃrios tipos de BIST: Memo
Publicado em: 2009
-
5. Núcleos de interface de memória DDR SDRAM para sistemas-em-chip
Dispositivos integrados de sistemas-em-chip (SoC), especialmente aqueles dedicados às aplicações multimídia, processam grandes quantidades de dados armazenados em memórias. O desempenho das portas de memória afeta diretamente no desempenho do sistema. A melhor utilização do espaço de armazenamento de dados e a redução do custo e do consumo de pot�
Publicado em: 2009
-
6. Projeto de uma Nova Arquitetura de FPGA para aplicações BIST e DSP / A new FPGA architecture for dsp and bsit applications
Os sistemas eletrônicos digitais estão sendo cada vez mais utilizados em aplicações de telecomunicações, processamento de voz, instrumentação, biomedicina e multimídia. A maioria dessas aplicações requer algum tipo de processamento de sinal, sendo que essa função normalmente é executada em grande parte por um bloco digital. Além disso, conside
Publicado em: 2008
-
7. Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
Atualmente, os sistemas eletrônicos integrados seguem o paradigma do projeto baseado em núcleos de hardware. Além de núcleos digitais, tais sistemas podem incluir núcleos analógicos, que, neste caso, dominam os requisitos de teste, como tempo de teste e número adicional de pinos. Consequentemente, há um aumento do custo total de manufatura do disposi
Publicado em: 2007
-
8. Low cost BIST techniques for linear and non-linear analog circuits
Com a crescente demanda por produtos eletrônicos de consumo de alta complexidade, o mercado necessita de um rápido ciclo de desenvolvimento de produto com baixo custo. O projeto de equipamentos eletrônicos baseado no uso de núcleos de propriedade intelectual ("IP cores") proporciona flexibilidade e velocidade de desenvolvimento dos chamados "sistemas num
Publicado em: 2007
-
9. Optimization algorithms of functional units test plans for BIST circuits. / Algoritmos de otimização de planos de teste de unidades funcionais para circuitos BIST.
Grandes saltos tecnológicos viabilizaram a integração de circuitos digitais de alta complexidade, com centenas de pinos e milhões de transistores. Sistematicamente, dispositivos eletromecânicos estão sendo substituídos por Circuitos Integrados (CIs) que contêm sistemas inteiros, ampliando o uso generalizada da eletrônica. Com o aumento da complexida
Publicado em: 2001
-
10. Two sterol regulatory element-like sequences mediate up-regulation of caveolin gene transcription in response to low density lipoprotein free cholesterol
Caveolae form the terminus for a major pathway of intracellular free cholesterol (FC) transport. Caveolin mRNA levels in confluent human skin fibroblasts were up-regulated following increased uptake of low density lipoprotein (LDL) FC. The increase induced by FC was not associated with detectable change in mRNA stability, indicating that caveolin mRNA levels
The National Academy of Sciences of the USA.