A logic built-in self-test architecture that reuses manufacturing compressed scan test patterns

AUTOR(ES)

Diogo Josà Costa Alves

DATA DE PUBLICAÇÃO

2009

RESUMO

A busca por novas funcionalidades no que diz respeito a melhoria da confiabilidade dos sistemas eletrÃnicos e tambÃm a necessidade de gerir o tempo gasto durante o teste faz do mecanismo Built-in-Self-Test (BIST) um caracterÃstica promissora a ser integrada no fluxo atual de desenvolvimento de Circuitos Integrados (IC). Existem vÃrios tipos de BIST: Memories BIST, Logical BIST (LBIST) e tambÃm alguns mecanismos usados para teste as partes analÃgicas do circuito. O LBIST tradicional usa um hardware on-chip para gerar todos os padrÃes de teste com um gerador pseudo aleatÃrio (PRPG) e analisa a assinatura de saÃda gerada por um registrador de assinatura de mÃltipla entradas (MISR). Essa abordagem requer a inserÃÃo de pontos de teste extras or armazenagem de informaÃÃo fora do chip que tornarà possÃvel alcanÃar uma cobertura de teste >98%. TambÃm a geraÃÃo de todos os estÃmulos de teste implica no sacrifÃcio no tempo aplicaÃÃo do teste, o qual pode ser aceitÃvel para pequenos sistemas executarem auto-teste durante a inicializaÃÃo do sistema mas pode tornasse um aspecto negativo quando testando System-on-chip (SOC) ICs. O fluxo corrente de desenvolvimento de um IC insere scan chains e gera automaticamente padrÃes de teste de scan para alcanÃar uma alta cobertura para o teste de manufatura. TÃcnicas de compressÃo de dados provaram ser muito Ãteis para reduzir o custo de teste enquanto reduzem o volume de dados e o tempo de aplicaÃÃo dos testes. Esse trabalho propÃe o reuso de padrÃes de teste comprimidos usados durante o teste de manufatura para implementar um LBIST com objetivo de testar o circuito quando ele jà està em campo. O mecanismo LBIST proposto objetiva descobrir defeitos que podem ocorrer devido ao desgasto do circuito. Uma arquitetura e um fluxo de desenvolvimento semi-automÃtico do mecanÃsmo LBIST baseado em padrÃes de teste de scan sÃo propostos e validados usando um SoC real como caso de teste

ASSUNTO(S)

soc lbist self-test ciencia da computacao microeletrÃnica circutos eletrÃnicos test componentes de testes e medidas compressed test patterns

Documentos Relacionados

• Using bulk built-in current sensors to detect soft errors
• Antiviral response elicited by a completely synthetic antigen with built-in adjuvanticity.
• SNAPc: a core promoter factor with a built-in DNA-binding damper that is deactivated by the Oct-1 POU domain
• Translational induction of heat shock transcription factor σ32: evidence for a built-in RNA thermosensor
• Tbulk-BICS : a Built-in current sensor robust to process and temperature variations for soft error detection