Verificação de equivalência combinacional utilizando hiper-resolução binária

AUTOR(ES)

Leonardo Vasconcelos Alves

DATA DE PUBLICAÇÃO

2010

RESUMO

A capacidade de integrar cada vez mais componentes dentro de circuitos integrados tem dobrado a aproximadamente cada 18 meses desde meados de 1960, com previsões de continuar neste ritmo até 2050. Esta crescente complexidade de dispositivos computacionais leva a indústria de circuitos integrados a investir mais de 50% do tempo de desenvolvimento na etapa de verificação dos novos projetos, buscando minimizar prejuízos decorrentes da substituição de componentes defeituosos. Este trabalho propõe melhorar o processo de verificação de circuitos digitais combinacionais utilizando pré-processamento baseado em técnicas de hiper-resolução binária, aplicadas em grafos de implicações extraídas dos próprios circuitos. O texto descreve uma ferramenta que implementa estas técnicas; ao final são analisados os resultados obtidos que comprovam a eficiência da hiper-resolução binária como técnica de simplificação, mas que ao mesmo tempo eliminam quaisquer informações estruturais referentes ao circuito sob verificação.

ASSUNTO(S)

computação tese. circuitos integrados testes teses. circuitos digitais integrados. análise combinatória.

Documentos Relacionados

• Contribuições para o problema de verificação de equivalência combinacional
• Verificação de equivalência de circuitos combinacionais dissimilares através do reaproveitamento de cláusulas de conflito
• Verificação de equivalência de circuitos com aceleração por largura e aprendizado de cláusulas de conflito
• Resolução de problemas aritméticos: efeito de relações de equivalência entre três diferentes formas de apresentação dos problemas
• Cifragem óptica de imagens utilizando máscara binária aleatória