Uma metodologia para escalonamento de tarefas de tempo real em arquiteturas dinamicamente reconfigurÃveis

AUTOR(ES)
DATA DE PUBLICAÇÃO

2006

RESUMO

Atualmente, os dispositivos eletrÃnicos digitais programÃveis vÃm trazendo grandes avanÃos quando na prototipaÃÃo e na implementaÃÃo de sistemas embarcados, especialmente aqueles que apresentam algum tipo de computaÃÃo embarcada. Estes dispositivos sÃo largamente utilizados em Ãreas como telecomunicaÃÃes, redes de computadores, tratamento de sinais, controle, etc. Particularmente, dispositivos lÃgicos programÃveis como os FPGAs (Field Programmable Gate Arrays) tÃm apresentado vantagens especiais por apresentarem caracterÃsticas e recursos computacionais implementadas em hardware, em sua reconfiguraÃÃo. Esta caracterÃstica permite que este tipo de dispositivo possa ser reprogramado total ou parcialmente de acordo com a demanda do projeto, atravÃs de nÃcleos de hardware previamente sintetizado e armazenado em bibliotecas de componentes. O principal problema a ser abordado neste trabalho diz respeito à necessidade de ferramentas adequadas para anÃlise e sÃntese de aplicaÃÃes com caracterÃsticas de tempo real em hardware reconfigurÃvel. Estas aplicaÃÃes, que no contexto deste trabalho, sÃo implementadas em hardware, necessitam ter suas tarefas adequadamente escalonadas ao longo do tempo, de acordo com os requisitos temporais impostos pela aplicaÃÃo. A forma como esta distribuiÃÃo de tarefas à feita pode degradar o desempenho do sistema ou fazer com que nÃo seja possÃvel garantir que todos os requisitos da aplicaÃÃo sejam atendidos. O objetivo desta Tese à portanto, propor um novo mÃtodo de escalonamento de tarefas para aplicaÃÃes em tempo real em arquiteturas parcial e dinamicamente reconfigurÃveis baseadas em FPGAs. A metodologia proposta, usa como linguagem interna para representaÃÃo e modelagem de sistemas, redes de Petri temporizadas. Para tal, considera-se inicialmente as especificaÃÃes temporais da aplicaÃÃo como um todo e particularmente de cada tarefa que compÃe a aplicaÃÃo, a interdependÃncia de dados entre estas tarefas e a arquitetura onde serà implementada a aplicaÃÃo. Nesta tese à apresentado o estado da arte em projetos com FPGAs, bem como uma revisÃo dos mÃtodos de escalonamento de tarefas que podem ser implementados em sistemas baseados nestes dispositivos. As principais contribuiÃÃes desta tese referem-se a geraÃÃo de um conjunto de escalonamentos que atendam as especificÃÃes de precedencia e de tempo da aplicaÃÃo e a seleÃÃo de um escalonamento em particular que apresente o melhor desempenho temporal do conjunto gerado para implementaÃÃo em FPGA. De acordo com estes levantamentos e juntamente com os resultados obtidos, conclui-se que a metodologia desenvolvida representa uma efetiva contribuiÃÃo ao projeto de sistemas dinamicamente reconfigurÃveis. Exemplos sÃo discutidos como forma de demonstrar a metodologia sugerida bem como, suas vantagens e limitaÃÃes

ASSUNTO(S)

redes de petri aplicaÃÃes em tempo real fpgas reconfiguraÃÃo parcial e dinÃmica tasks scheduling fpgas dynamic and partial reconfiguration ciencia da computacao real-time applications petri nets escalonamento de tarefas

ACESSO AO ARTIGO

Documentos Relacionados