Sistema de processamento embarcado de arquitetura com redundância de hardware ativa tolerante a falhas.
AUTOR(ES)
Kozenieski, Noli José
DATA DE PUBLICAÇÃO
2007
RESUMO
Esta tese apresenta uma proposta de sistema de arquitetura com redundância de hardware do tipo ativa visando deixar o sistema com maior robustez à presença de falhas no sistema e aumentando a confiabilidade, tendo como foco aplicações em sistemas embarcados. São descritos os procedimentos e arquitetura, sendo efetuada uma implementação em bancada utilizando a proposta de arquitetura deste trabalho com o objetivo de fazer a validação de conceitos. Serão apresentados resultados teóricos e práticos que foram obtidos, onde foi observado o correto gerenciamento do sistema redundante. Os procedimentos adotados pelo sistema diante a inserção de falhas foram satisfatórios, sendo condizentes com os resultados teóricos esperados. Para tornar mais visível e compreensível as atividades nos sub-sistemas, será apresentada a modelagem utilizando redes de Petri, onde são modeladas inserções de falhas e procedimentos do gerenciamento da redundância.
ASSUNTO(S)
redundância sistemas de computadores embarcados processamento de dados confiabilidade tolerância a falhas arquitetura (computadores) hardware
ACESSO AO ARTIGO
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=923Documentos Relacionados
- Técnicas para o projeto de hardware criptográfico tolerante a falhas
- Controle tolerante com reconfiguração estrutural acoplado a sistema de diagnóstico de falhas
- Arquitetura em hardware para co-processamento de tarefas em sistema operacional tempo real
- Processamento a fluxo de dados tolerante a falhas em um computador paralelo
- Desenvolvimento de Uma Órtese Ativa Para os Membros Inferiores Com Sistema Eletrônico Embarcado
