Implementação em hardware da arquitetura do computador hipotético CESAR / Hardware implementation of the CESAR hypothetical computer architecture
AUTOR(ES)
Orth, Gustavo Kaefer
DATA DE PUBLICAÇÃO
2011
RESUMO
O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição de sistemas digitais em diferentes níveis de abstração. Este trabalho apresenta duas possíveis implementações em VHDL da arquitetura do computador Cesar, um processador hipotético utilizado no Instituto de informática da UFRGS como ferramenta de auxílio no ensino de arquitetura e organização de computadores. O computador Cesar é baseado na arquitetura da família de processadores PDP-11, da Digital Equipment Corporation. Além da descrição do processador, foram desenvolvidos circuitos que implementam a interface deste processador com um monitor de vídeo e um teclado, ambos conectados a uma placa FPGA.
ASSUNTO(S)
vhdl desenvolvimento : software soft-core processors hardware fpga cesar hypothetical processor
ACESSO AO ARTIGO
http://hdl.handle.net/10183/27969Documentos Relacionados
- Implementation and study of the Wolf Dataflow Architecture.
- Implementação de uma arquitetura para binarização de imagens em FPGA
- Implementação de um simulador para a arquitetura de dados Wolf.
- Implementação de multitarefa sobre arquitetura Java embarcada FemtoJava
- Implementação de uma arquitetura de controle distribuído para sistema produtivo.
