Circuitos Multiplicadores Array de Baixo Consumo de Potência Aplicados a Filtros Adaptativos / Low-Power Array Multipliers Circuits for Adaptive Filter

AUTOR(ES)

LEANDRO ZAFALON PIEPER

DATA DE PUBLICAÇÃO

2008

RESUMO

O objetivo principal deste trabalho é a implementação e análise de novas arquiteturas de circuitos multiplicadores array digitais recentemente apresentados no meio cientifico com diferentes técnicas de redução de potência, tais como a utilização de eficientes estruturas de circuitos somadores, bem como a otimização dos blocos dedicados de multiplicação, que permitem a operação de multiplicação na base 2m. A proposta de novas arquiteturas consiste em operações de multiplicação em complemento de 2 e que mantenham a mesma regularidade de um multiplicador array convencional. As arquiteturas podem operar com números na base 2m, onde m representa o grupo de bits de multiplicação. Em um multiplicador array convencional, onde a operação de multiplicação é realizada bit a bit, o valor de m é igual a 1 (operação na base 2). Neste trabalho, são apresentadas novas arquiteturas de multiplicadores que operam em diferentes bases, o que permite a redução do número de linhas de produtos parciais, com impactos diretos no aumento de desempenho e redução do consumo de potência. A implementação dos diferentes circuitos multiplicadores foi realizada no nível textual (nível de portas lógicas), onde circuitos multiplicadores de 16, 32 e 64 bits são comparados em termos de parâmetros de área, atraso e consumo de potência utilizando os ambientes SIS (para valores de área e atraso) e SLS (para estimação de valores de consumo de potência). Como estudos de caso, as diferentes arquiteturas de circuitos multiplicadores propostas neste trabalho foram aplicadas em filtros digitais de resposta finita ao impulso (FIR) e em arquitetura dedicada de algoritmo de filtragem adaptativa LMS (Least Mean Square)

ASSUNTO(S)

filtros digitais engenharia eletrica baixa potência multiplicadores array array multipliers, digital filters, low power

Documentos Relacionados

• Lógica quaternária de alto desempenho e baixo consumo para circuitos VLSI
• Estudo e implementação de lógica adiabática para circuitos integrados com baixo consumo
• PROTOTYPING AND ANALYSES OF LOW POWER ARRAY MULTIPLIER CIRCUITS
• Utilização de dinamômetro de rolo de baixa potência em veículo supereconômico
• Effect of low-power diode laser on infected root canals