PROTOTYPING AND ANALYSES OF LOW POWER ARRAY MULTIPLIER CIRCUITS / PROTOTIPAÇÃO E ANÁLISE DE CIRCUITOS MUTIPLICADORES ARRAY DE BAIXO CONSUMO
AUTOR(ES)
Leonardo Londero de Oliveira
DATA DE PUBLICAÇÃO
2005
RESUMO
Este trabalho apresenta a prototipação e análise de novas arquiteturas de circuitos multiplicadores digitais sob o ponto de vista físico. São analisados circuitos recentemente apresentados no meio científico e comparados com o estado da arte. As novas arquiteturas efetuam operações de multiplicação com sinal e mantêm a mesma regularidade de um multiplicador array convencional. As arquiteturas podem operar com números na base 2m, onde m é o número de bits, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução do consumo de potência. Tais características, tornam-se um fator atrativo para as implementações dos circuitos multiplicadores no nível físico. Para a maioria dos sistemas, testes de funcionalidade envolvem a necessidade de provar que o circuito é funcionalmente equivalente a uma determinada especificação. Estes devem ser usualmente os primeiros testes que um projetista deve construir como parte do processo de desenvolvimento do circuito. Desta forma, também faz parte deste trabalho o desenvolvimento de um fluxo de análise dos circuitos. Este fluxo deve percorrer desde os testes funcionais, passando por etapas de síntese física em nível de transistores e em FPGA, até a prototipação em Silício das arquiteturas. Neste trabalho, as arquiteturas de multiplicadores foram submetidas aos mesmos vetores de teste em todas as etapas de projeto, que envolvem desde a verificação da funcionalidade lógica, até a extração do consumo de potência no nível físico.
ASSUNTO(S)
physical synthesis prototipação teste de funcionalidade prototyping síntese física engenharia eletrica functionality tests power dissipation consumo de potência
ACESSO AO ARTIGO
http://coralx.ufsm.br/tede/tde_busca/arquivo.php?codArquivo=1625Documentos Relacionados
- Circuitos Multiplicadores Array de Baixo Consumo de Potência Aplicados a Filtros Adaptativos
- Lógica quaternária de alto desempenho e baixo consumo para circuitos VLSI
- Estudo e implementação de lógica adiabática para circuitos integrados com baixo consumo
- Quaternary circuits : adder and multiplier
- Operation analysis of power systems with wind turbines during short-circuits