Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware
AUTOR(ES)
Oliveira, Tiago de, Marranghello, Norian
FONTE
Sba: Controle & Automação Sociedade Brasileira de Automatica
DATA DE PUBLICAÇÃO
2009-03
RESUMO
Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para gerar as funções booleanas e tabelas de transição de estado para que se possa, finalmente, mapeá-las num FPGA (Morris et al., 2000) (Soto and Pereira, 2001). A arquitetura proposta possui blocos lógicos reconfiguráveis desenvolvidos exclusivamente para a implementação dos lugares e das transições da rede, não sendo necessária a descrição da rede em níveis de abstração intermediários e nem a utilização de um processo de síntese para realizar o mapeamento da rede na arquitetura. A arquitetura permite o mapeamento de modelos de Redes de Petri com diferenciação entre as marcas e associação de tempo no disparo das transições, sendo composta por um arranjo de processadores reconfiguráveis, cada um dos quais representando o comportamento de uma transição da Rede de Petri a ser mapeada e por um sistema de comunicação, implementado por um conjunto de roteadores que são capazes de enviar pacotes de dados de um processador reconfigurável a outro. A arquitetura proposta foi validada num FPGA de 10.570 elementos lógicos com uma topologia que permitiu a implementação de Redes de Petri de até 9 transições e 36 lugares, atingindo uma latência de 15,4ns e uma vazão de até 17,12GB/s com uma freqüência de operação de 64,58MHz.
ASSUNTO(S)
arquitetura reconfigurável fpga síntese de sistemas redes de petri
Documentos Relacionados
- Arquitetura de hardware compacta e eficiente para redes neurais artificiais do tipo múltiplas camadas
- A timed Petri net methodology based on area estimator for hardware/software co-design systems environments
- Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
- Uma implementação da análise de componentes independentes em plataforma de hardware reconfigurável
- Desenvolvimento de hardware reconfigurável dedicado para suporte ao alinhamento de seqüencias