AnÃlise de desempenho de processadores embarcados para controladores lÃgicos programÃveis.

AUTOR(ES)
DATA DE PUBLICAÇÃO

2007

RESUMO

Atualmente, existem disponÃveis processadores embarcados de diferentes procedÃncias e tecnologias, incorporando em suas arquiteturas, memÃria cache e pipeline, alÃm de otimizaÃÃes por compilador. As alternativas incluem desde microcontroladores de 8 bits atà processadores de 16 e 32 bits que custam entre uma faixa de preÃo de atà 10 dÃlares. Nesse contexto, a grande variedade de soluÃÃes em nÃvel de arquitetura torna relevante a identificaÃÃo de mÃtodos apropriados para medir o desempenho de um processador, tomando por base de comparaÃÃo a CPU (Central Processing Unit) de um CLP (Controlador LÃgico ProgramÃvel). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliaÃÃo de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automaÃÃo de processos industriais. Nesta tese, serà introduzido o princÃpio de funcionamento do CLP, seguido de conceitos e mÃtodos relativos à avaliaÃÃo de desempenho em sistemas microprocessados. Serà discutida a mÃtrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatÃstico em programas ladder com aplicaÃÃes reais, à definida uma workload padrÃo consistindo de um programa em linguagem ladder utilizado como fundamento na criaÃÃo de um benchmark sintÃtico para a avaliaÃÃo do desempenho dos processadores em estudo. Finalmente, sÃo apresentados os resultados para trÃs processadores com arquiteturas diferenciadas e as razÃes que propiciaram o aumento de desempenho com relaÃÃo ao processador utilizado na CPU do sistema tomado como referÃncia comparativa.

ASSUNTO(S)

avaliaÃÃo de desempenho arquitetura (computadores) sistemas de computadores embarcados dispositivos lÃgicos programÃveis microprocessadores

ACESSO AO ARTIGO

Documentos Relacionados