Array Multipliers
Mostrando 1-3 de 3 artigos, teses e dissertações.
-
1. IMPLEMENTAÇÃO DE ARQUITETURA DEDICADA DE FILTRO ADAPTATIVO EM CODIFICAÇÃO HÍBRIDA UTILIZANDO O ALGORITMO LMS
Este trabalho tem como proposta a implementação de uma arquitetura de hardware dedicada para o algoritmo LMS (Least Mean Square) de filtragem adaptativa, para o cancelamento de interferências em codificação Híbrida. No esquema utilizado, a partir de um sinal de referência de 60Hz, o algoritmo estima as harmônicas superiores, utilizando esses resultad
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 25/03/2012
-
2. EXPLORAÇÃO DE OPERADORES ARITMÉTICOS NA TRANSFORMADA RÁPIDA DE FOURIER / ARITHMETICS OPERATORS EXPLORATION IN FAST FOURIER TRANSFORM
The power consumption reduction in the fast Fourier transform (FFT) is important because applications in battery-powered embedded systems grows daily. Thus this work focuses on the application of techniques to reduce power in specific projects of FFT algorithms. The goal is to achieve an architectural exploration in the FFT core, the decimation in time butte
Publicado em: 2010
-
3. Circuitos Multiplicadores Array de Baixo Consumo de Potência Aplicados a Filtros Adaptativos / Low-Power Array Multipliers Circuits for Adaptive Filter
O objetivo principal deste trabalho é a implementação e análise de novas arquiteturas de circuitos multiplicadores array digitais recentemente apresentados no meio cientifico com diferentes técnicas de redução de potência, tais como a utilização de eficientes estruturas de circuitos somadores, bem como a otimização dos blocos dedicados de multipl
Publicado em: 2008