Arquitetura Processamento De Dados
Mostrando 1-12 de 187 artigos, teses e dissertações.
-
1. NOÇÕES SOBRE A LEITURA VISTA PELA COGNIÇÃO
Resumo O objetivo deste artigo é apresentar a tradutores, professores universitários, assim como para graduandos e graduados como o cérebro trabalha permitindo-nos extrair significado de um conjunto de letras sendo focadas pela fóvea sob o foco atencional: ler. A fim de iniciar os novatos a esse tópico, a introdução explica a relevância do assunto fo
Cad. Trad.. Publicado em: 2020-12
-
2. Influência da arquitetura na estimativa de volume de árvores individuais por meio de redes neurais artificiais
As redes neurais supervisionadas são compostas por unidades de processamento organizadas de forma paralela, em que cada uma delas computa determinadas funções matemáticas. As unidades são organizadas em camadas e ligadas por pesos sinápticos que ponderam as entradas, buscando ajustá-los a um padrão de saída previamente estabelecido. É fundamental a
Rev. Árvore. Publicado em: 2014-04
-
3. Maresia : an approach to deal with the single points of failure of the MapReduce model / Maresi: uma abordagem para lidar com os pontos de falha única do modelo MapReduce
Durante os últimos anos, a quantidade de dados gerada pelas aplicações cresceu consideravelmente. No entanto, para tornarem-se relevantes estes dados precisam ser processados. Para atender este objetivo, novos modelos de programação para processamento paralelo e distribuído foram propostos. Um exemplo é o modelo MapReduce, o qual foi proposto pela Goo
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2013
-
4. CoordenaÃÃo e ReconfiguraÃÃo DinÃmica de Componentes em uma Plataforma de ComputaÃÃo Paralela
Nos domÃnios da ComputaÃÃo de Alto Desempenho (CAD), sÃo comuns aplicaÃÃes com tempo de execuÃÃo de longa duraÃÃo. Durante a execuÃÃo de uma aplicaÃÃo dessa natureza, podem ser identificadas melhorias ou correÃÃes nos algoritmos em execuÃÃo que nÃo invalidam o processamento previamente realizado. Neste cenÃrio, a capacidade de realizar mo
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/11/2012
-
5. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera / Hardware and software codesing profiling techniques based on reconfigurable computing applied to the Altera´s Nios soft core processor
Como avanço dos paradigmas de desenvolvimento de sistemas eletrônicos, novos conceitos, modelos e técnicas resultaram dessa evolução, gerando ferramentas mais eficientes e objetivas. Entre estas, as de automação de projetos eletrônicos (EDA - Electronic Design Automation) em nível de sistema (ESL - Electronic System Level) trouxeram um incremento co
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 21/09/2012
-
6. Arquitetura escalável de alto desempenho para atualização, acesso e recuperação de informações em bancos de dados de aplicações embarcadas
O gerenciamento remoto de múltiplos sistemas tais como máquinas operatrizes, veículos, aviões, dentre outros, demanda um fluxo bastante intenso de dados entre eles e o sistema gerenciador. Pesquisas têm sido desenvolvidas na concepção e implementação de arquiteturas escaláveis que atendam essas demandas levando a questões interessantes de desempen
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/08/2012
-
7. Otimizações qualitativas e quantitativas nas fases de leitura e análise em pipelines metagenômicos
As tecnologias de sequenciamento metagenômico tem avançado rapidamente e a quantidade de dados gerados a partir do sequenciamento em larga escala tem aumentado substancialmente ao longo dos anos. As presentes otimizações e avaliações de desempenho tem foco em algumas das etapas mais críticas e que consomem mais tempo em uma análise metagenômica: pr�
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 06/08/2012
-
8. Mecanismo para execução especulativa de aplicações paralelizadas por técnicas DOPIPE usando replicação de estágios / Mechanism for speculative execution of applications parallelized by DOPIPE techniques using stage replication
A utilização máxima dos núcleos de arquiteturas multi-processadas é fundamental para permitir uma utilização completa do paralelismo disponível em processadores modernos. A fim de obter desempenho escalável, técnicas de paralelização requerem um ajuste cuidadoso de: (a) mecanismo arquitetural para especulação; (b) ambiente de execução; e (c)
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 24/07/2012
-
9. Um framework de simulação para verificação de requisitos de desempenho de sistemas computacionais de tempo real
Os métodos tradicionais de validação de requisitos de desempenho de software, baseados em testes do código, permitem a detecção de problemas somente nas fases finais do ciclo de desenvolvimento de software. Mudanças no software nas fases finais do desenvolvimento são em geral mais custosas e demoradas para serem efetivadas do que aquelas identificada
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 14/06/2012
-
10. FairCPU: Uma Arquitetura para Provisionamento de MÃquinas Virtuais Utilizando CaracterÃsticas de Processamento / FairCPU: An Architecture for Provisioning Virtual Machines Using Processing Features
Resource scheduling is a key process for cloud computing platform, which generally uses virtual machines (VMs) as scheduling units. The use of virtualization techniques provides great flexibility with the ability to instantiate multiple VMs on one physical machine (PM), migrate them between the PMs and dynamically scale VMâs resources. The techniques of con
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 02/03/2012
-
11. Proposta de uma arquitetura de processamento de sinais utilizando FPGA / Proposal to an architecture for signal processing using FPGA
Esta dissertação apresenta um sistema para processamento digital de sinais através de dispositivos de hardware reconfigurável. Uma implementação do algoritmo FFT foi adotada como meio para avaliar o desempenho da arquitetura proposta para o sistema. O processamento digital de sinais tradicionalmente tem um alto custo computacional, pois os algoritmos s
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/02/2012
-
12. Paralelização em CUDA/GLSL do algoritmo SIFT para reconhecimento de íris / A CUDA/GLSL parallelization of SIFT algorithm for iris recognition
Neste trabalho é estudada a viabilidade de uma implementação em paralelo do algoritmo scale invariant feature transform (SIFT) para identificação de íris. Para a implementação do código foi utilizada a arquitetura para computação paralela compute unified device architecture (CUDA) e a linguagem OpenGL shading language (GLSL). O algoritmo foi testa
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/02/2012