Xilinx
Mostrando 1-12 de 26 artigos, teses e dissertações.
-
1. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico / Chipflow - gvalidation and implementation of the partition model and communication protocol in the dynamic data flow graph
A ferramenta ChipCflow vem sendo desenvolvida nos últimos quatro anos, inicialmente a partir de um projeto de arquitetura a fluxo de dados dinâmico em hardware reconfigurável, mas agora como uma ferramenta de compilação. Ela tem como objetivo a execução de algoritmos por meio do modelo de arquitetura a fluxo de dados associado ao conceito de dispositi
Publicado em: 2011
-
2. Estudo e desenvolvimento de heurísticas e arquiteturas de hardware para decisão rápida do modo de codificação de bloco para o padrão H.264/AVC / Study and development of heuristics and hardware architectures for fast block coding mode decision for the H.264/AVC standard
O processo de compressão de vídeo é essencial para aplicações que utilizam vídeos digitais. O alto volume de informações contidas em um vídeo digital requer que um processo de compressão seja aplicado antes de este ser armazenado ou transmitido. O padrão H.264/AVC, estado-da-arte em termos de compressão de vídeo, introduziu um conjunto de ferram
Publicado em: 2011
-
3. ChipCFlow - partioning and communication protocol in the dynamic dataflow graph / ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
This work describes the concept of an approach that uses data ow computational model, inherently parallel, associated with de reconfigurable computing model, partial and dynamic, in order to obtain high performance computational systems. More specifically, it is about a model to the partitioning and communication between partitioned sectors of a CDFG (Contro
Publicado em: 2010
-
4. OSGi-FEMTOJAVA : plataforma reconfigurável para gerenciamento de serviços segundo o padrão OSGi
Este trabalho apresenta o desenvolvimento de um sistema reconfigurável, baseado em OSGi (Open Services Gateway Initiative) para gateway residenciais utilizando-se da tecnologia FemtoJava, com o objetivo de automatizar a descoberta de serviços. Como sistemas de automação residencial/predial normalmente incluem produtos de diferentes fabricantes e possuem
Publicado em: 2010
-
5. Arquiteturas para um dispositivo de demarcação ethernet
Na atualidade, as redes públicas de comunicação de dados representam uma nova oportunidade para a aplicação das tecnologias IEEE 802 (baseadas na tecnologia Ethernet). Tanto nas redes de acesso, como nas redes metropolitanas e de núcleo, existe uma crescente demanda pela instalação de equipamentos com grande número de interfaces Ethernet. Em alguns
Publicado em: 2010
-
6. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). / Application of dynamic reconfiguration techniques to the project of support vector machines (SVM).
As Máquinas de Vetores de Suporte (SVMs) têm sido largamente empregadas em diversas aplicações, graças à sua baixa taxa de erros na fase de testes (boa capacidade de generalização) e o fato de não dependerem das condições iniciais. Dos algoritmos desenvolvidos para o treinamento da SVM, o Sequential Minimal Optimization (SMO) é um dos mais rápid
Publicado em: 2010
-
7. ChipCflow - em hardware dinamicamente reconfigurável / ChipCflow - in dynamically reconfigurable hardware
Nos últimos anos, houve um grande avanço na computação reconfigurável, em particular em hardware que emprega Field-Programmable Gate Arrays. Porém, esse aumento de capacidade e desempenho aumentou a distância entre a capacidade de projeto e a disponibilidade de tecnologia para o desenvolvimento do projeto. As linguagens de programação imperativas de
Publicado em: 2009
-
8. Desenvolvimento arquitetural para estimação de movimento de blocos de tamanhos variáveis segundo padrão H.264/AVC de compressão de vídeo digital / Architectural design for variable block-size motion estimation of the H.264/AVC digital video compression standard
Apesar de as capacidades de transmissão e de armazenamento dos dispositivos continuarem crescendo, a compressão ainda é essencial em aplicações que trabalham com vídeo. Com a compressão reduz-se significativamente a quantidade de bits necessários para se representar uma seqüência de vídeo. Dentre os padrões de compressão de vídeo digital, o mai
Publicado em: 2009
-
9. Desenvolvimento de Arquiteturas de Alto Desempenho dedicadas à compressão de vídeo segundo o Padrão H.264/AVC / Design of high performance architectures dedicated to video compression according to the H.264/AVC standard
A compressão de vídeo é essencial para aplicações que manipulam vídeos digitais, em função da enorme quantidade de informação necessária para representar um vídeo sem nenhum tipo de compressão. Esta tese apresenta o desenvolvimento de soluções arquiteturais dedicadas e de alto desempenho para a compressão de vídeos, com foco no padrão H.264
Publicado em: 2008
-
10. Arquiteturas de alto desempenho e baixo custo em hardware para a estimação de movimento em vídeos digitais / High performance and low cost hardware architectures for digital videos motion estimation
A evolução das Tecnologias de Informação e Comunicação (TIC) favoreceu o crescimento do uso de variados meios na comunicação. Entre diversos meios, o vídeo em particular, necessita de uma grande banda para ser transmitido, ou de um grande espaço para ser armazenado. Uma análise dos diversos sinais de uma comunicação multimídia mostra, entretant
Publicado em: 2008
-
11. Design and FPGA prototyping of a H: 264/AVC main profile decoder for HDTV
This paper presents the architecture, design, validation, and hardware prototyping of the main architectural blocks of main profile H.264/AVC decoder, namely the blocks: inverse transforms and quantization, intra prediction, motion compensation and deblocking filter, for a main profile H.264/AVC decoder. These architectures were designed to reach high throug
Journal of the Brazilian Computer Society. Publicado em: 2007-03
-
12. Aquarius â Uma plataforma para desenvolvimento de sistemas digitais dinamicamente reconfigurÃveis
HÃ um grande interesse por parte dos pesquisadores em relaÃÃo Ãs caracterÃsticas de autoreconfiguraÃÃo e auto-adaptaÃÃo presentes em plataformas modernas de hardware baseadas em dispositivos lÃgicos dinamicamente reconfigurÃveis FPGAs (Field Programmable Gate Arrays). Alguns destes dispositivos apresentam caracterÃsticas ainda mais especÃficas,
Publicado em: 2007