Soi Mosfet
Mostrando 1-8 de 8 artigos, teses e dissertações.
-
1. Double-gate nanotransistors in silicon-on-insulator : simulation of sub-20 nm FinFETs / Nano-transistores de porta dupla em silício sobre isolante simulação de FinFETs sub-20nm
Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como ¿SOI-FinFET¿. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante ¿ ¿Silicon-on- Insulator¿, SOI ¿ com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutu
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
2. Influência do Crescimento Epitaxial Seletivo (SEG) em transistores SOI de porta tripla de canal N tensionado. / Influence of Selective Epitaxial Growth (SEG) in strained SOI triple gate N transistors.
Este trabalho apresenta um estudo da influência do crescimento epitaxial seletivo (SEG) em dispositivos tensionados mecanicamente (strain) em transistores SOI MuGFET de porta tripla. Com a evolução da tecnologia de integração de transistores, alguns efeitos parasitários são eliminados ou diminuídos, porém outros novos surgem. A tecnologia SOI MuGFET
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 27/05/2011
-
3. Estudo do ponto invariante com a temperatura ("Zero Temperature Coefficient") em transistores SOI Mosfet fabricados com tecnologia ultra-submicrométrica. / Zero temperature coefficient study in SOI mosfets with submicrometer technology.
Neste trabalho é apresentado um estudo do ponto ZTC (Zero Temperature Coefficient) em dispositivos SOI MOSFETs, funcionando em modo parcialmente (PD-SOI) e totalmente (FD-SOI) depletados. O estudo é realizado a partir de um modelo analítico simples, proposto para determinação da tensão de polarização da porta do transistor no ponto ZTC (VZTC), atrav�
Publicado em: 2011
-
4. Análise dos parâmetros analógicos do dispositivo SOI DTMOS. / Analog performance of dynamic threshold voltage SOI MOSFET.
This work presents the study of analog performance parameters of PDSOI (Partially-depleted) transistor in comparison with a Dynamic Threshold MOS transistor (DTMOS). The DTMOS is a partially-depleted device with dynamic threshold voltage. This variation of threshold voltage is obtained when the gate is connected to the silicon film (channel) of the PDSOI dev
Publicado em: 2009
-
5. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas. / Modeling, simulation and fabrication of analog circuits with standard and graded-channel SOI transistors operating at cryogenic temperatures.
Neste trabalho apresentamos a análise do comportamento analógico de transistores MOS implementados em tecnologia Silício sobre Isolante (SOI), de canal gradual (GC) e com tensão mecânica aplicada ao canal, operando em baixas temperaturas (de 380 K a 90 K), em comparação com dispositivos SOI convencionais. Este estudo foi realizado utilizando-se medida
Publicado em: 2008
-
6. Theoretical-experimental study of the drain current transient and generation lifetime in SOI MOSFETs technologies. / Estudo teórico-experimental do transitório da corrente de dreno e do tempo de vida de geração em tecnologias SOI MOSFETs.
This work presents a study of drain current switch-off transients and extraction methods of the generation lifetime in partially depleted SOI nMOSFET transistors of single gate, double gate and triple gate FinFETs. This study is accomplished through two-dimensional numerical simulations and compared with experimental data of devices fabricated in the IMEC (I
Publicado em: 2008
-
7. Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETS ultra-submicrométricos. / Study of gate induced floating body effect in the linear bias region in deep submicrometer nMOSFETs devices.
This work presents the study of the Gate Induced Floating Body Effect (GIFBE) that occurs in the SOI MOSFET technology. This study has been performed based on experimental results and on numerical simulations, which were an essential auxiliary tool to obtain a physical insight of this effect. Besides the contribution on the physical explanation of this pheno
Publicado em: 2008
-
8. Study os self-heating effect in SOI transistors with graded-channel structure- GC SOI MOSFET. / Estudo do efeito de auto-aquecimento em transistores SOI com estrutura de canal gradual - GC SOI MOSFET.
Este trabalho apresenta o estudo do efeito de Auto-Aquecimento (Self-Heating SH) em transistores Silicon-On-Insulator (SOI) com estrutura de canal gradual (GC SOI MOSFET). São apresentadas as características da tecnologia SOI e em especial as características do transistor GC-SOI MOSFET. Foi realizada uma análise do SH usando uma comparação de dispositi
Publicado em: 2007