Hardware Reconfigurable
Mostrando 1-12 de 58 artigos, teses e dissertações.
-
1. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera / Hardware and software codesing profiling techniques based on reconfigurable computing applied to the Altera´s Nios soft core processor
Como avanço dos paradigmas de desenvolvimento de sistemas eletrônicos, novos conceitos, modelos e técnicas resultaram dessa evolução, gerando ferramentas mais eficientes e objetivas. Entre estas, as de automação de projetos eletrônicos (EDA - Electronic Design Automation) em nível de sistema (ESL - Electronic System Level) trouxeram um incremento co
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 21/09/2012
-
2. Sistema Misto Reconfigurável Aplicado à Interface PCI para Otimização do Algoritmo Non-local Means.
A área de processamento de imagens digitais está evoluindo continuamente e, embora as áreas de aplicações sejam diversas, os problemas encontrados comumente convergem para os métodos capazes de melhorar a informação visual para a análise e interpretação. Uma das principais limitações em questão de precisão de imagens é o ruído, que é defini
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/08/2012
-
3. A transparent and energy aware reconfigurable multiprocessor platform for efficient ILP and TLP exploitation
As the number of embedded applications is increasing, the current strategy of several companies is to launch a new platform within short periods, to execute the application set more efficiently, with low energy consumption. However, for each new platform deployment, new tool chains must come along, with additional libraries, debuggers and compilers. This str
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
4. Virtualização de hardware e exploração da memória de contexto em arquiteturas reconfiguráveis / Hardware virtualization and investigation of context memory in reconfigurable architectures
Arquiteturas reconfiguráveis têm se demonstrado uma potencial solução para lidar com a crescente complexidade encontrada em sistemas embarcados. Para se alcançar ganhos em desempenho, é preciso uma grande redundância das unidades funcionais, acarretando o aumento da área ocupada pelas unidades funcionais. Uma das propostas deste trabalho será de exp
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
5. Projeto de um sistema embarcado de predição de colisão e pedestres baseado em computação reconfigurável / Design of an embedded system of pedestrian collision prediction based on reconfigurable computing
Este trabalho apresenta a construção de um sistema embarcado para detectar pedestres, utilizando computação reconfigurável com captura de imagens através de uma única câmera acoplada a um veículo que trafega em ambiente urbano. A principal motivação é a necessidade de reduzir o número vítimas causadas por acidentes de trânsito envolvendo pedes
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 02/12/2011
-
6. Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável / Project of a PID controller for CMOS sensor camera gain control using reconfigurable computing
Este trabalho propõe um controlador PID (Proporcional, Integrador, Derivativo), implementado em hardware reconfigurável, para controle de ganho de uma câmera com sensor CMOS. O conceito utilizado é o de sistemas SoC (System-on-a-Chip). As principais funções realizadas pelo sistema são: Aquisição da imagem, montagem do histograma, análise do histogr
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 10/11/2011
-
7. Implementação de processador banda base ofdma para downlink lte em fpga
This work treats of an implementation OFDMA baseband processor in hardware for LTE Downlink. The LTE or Long Term Evolution consist the last stage of development of the technology called 3G (Mobile System Third Generation) which offers an increasing in data rate and more efficiency and flexibility in transmission with application of advanced antennas and mul
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/03/2011
-
8. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico / Chipflow - gvalidation and implementation of the partition model and communication protocol in the dynamic data flow graph
A ferramenta ChipCflow vem sendo desenvolvida nos últimos quatro anos, inicialmente a partir de um projeto de arquitetura a fluxo de dados dinâmico em hardware reconfigurável, mas agora como uma ferramenta de compilação. Ela tem como objetivo a execução de algoritmos por meio do modelo de arquitetura a fluxo de dados associado ao conceito de dispositi
Publicado em: 2011
-
9. Sistema de tradução binária de dois níveis para execução multi-ISA / Tow-level binary translation system for multiple-isa execution
Atualmente, a adição de uma nova função implementada em hardware em um processador não deve impor nenhuma mudança no conjunto de instruções (ISA ¿ Instruction Set Architecture) suportado para atingir melhorias em seu desempenho. O objetivo é manter a compatibilidade retroativa e futura de programas já compilados. Todavia, este fato se torna, muita
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
10. Contribuição para o estudo do embarque de uma rede neural artificial em field programmable gate array (FPGA)
Este estudo consiste na implementação e no embarque de uma Rede Neural Artificial (RNA) em hardware, ou seja, em um dispositivo programável do tipo field programmable gate array (FPGA). O presente trabalho permitiu a exploração de diferentes implementações, descritas em VHDL, de RNA do tipo perceptrons de múltiplas camadas. Por causa do paralelismo i
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/06/2010
-
11. Redes de interconexão multiestágios em arquiteturas dinamicamente reconfiguráveis de grão grosso acopladas a processadores Risc / Multistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors
Arquiteturas reconfiguraveis de grão grosso se apresentam como soluções escalaveis para sistemas embarcados, capazes de prover desempenho e economia de energia, ao mesmo tempo em que a granularidade grosssa reduz a memória e o tempo de reconfiguração, bem como a complexidade do roteamento e d0 posicionamento. Contudo, mesmo em arquiteturas regulares, o
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 05/03/2010
-
12. Hardware/Software codesign of particle filter for real time localization of mobile robots / Co-projeto de hardware/software do filtro de partículas para localização em tempo real de robôs móveis
Sophisticated techniques for estimation of models based on simulation, particle filters or Sequential Monte Carlo Methods, were recently used to solve many difficult problems in the field of mobile robotics. However, the success of particle filters was limited to the computation of parameters in low dimensionality spaces. The current research efforts in mobi
Publicado em: 2010