Dataflow Architecture
Mostrando 1-11 de 11 artigos, teses e dissertações.
-
1. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável / ChipCflow - a tool to executing algorithms using dynamic dataflow architecture in FPGA
Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementa
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 29/06/2012
-
2. Geração automática de código para a execução em um ambiente de computação em DataFlow
The computers architectures are becoming more distributed and hierarchical,that is, there exist lots of computers in a cluster and there are many processors in these computers and these processors have multiple cores. Many models have been proposed to explore the features of the computers architectures. The Data-flow computing models stand out among the prop
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 18/10/2010
-
3. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados / ChipCflow - tool for implementing of algorithms using the dataflow model in dynamic reconfigurable hardware - Operators and the dataflow graphs
In order to convert C Language into hardware, a ChipCflow project, is a fundamental element to be used. In particular, dynamic dataflow architecture can be generated to produce a high level of parallelism to be executed into a partial reconfigurable hardware. Because of the complexity of the partial reconfigurable system, in this part of the project, a poof-
Publicado em: 2009
-
4. ChipCflow - em hardware dinamicamente reconfigurável / ChipCflow - in dynamically reconfigurable hardware
Nos últimos anos, houve um grande avanço na computação reconfigurável, em particular em hardware que emprega Field-Programmable Gate Arrays. Porém, esse aumento de capacidade e desempenho aumentou a distância entre a capacidade de projeto e a disponibilidade de tecnologia para o desenvolvimento do projeto. As linguagens de programação imperativas de
Publicado em: 2009
-
5. Proposta e implementação de uma arquitetura reconfigurável híbrida para aplicações baseadas em fluxo de dados
The increase of applications complexity has demanded hardware even more flexible and able to achieve higher performance. Traditional hardware solutions have not been successful in providing these applications constraints. General purpose processors have inherent flexibility, since they perform several tasks, however, they can not reach high performance when
Publicado em: 2008
-
6. Tolerância a falhas adaptativa para robôs móveis com arquitetura híbrida
This work presents a novel architectural design methodology, which enables weaving fault-tolerance into hybrid architecture control frameworks. The beneficial aspects fostered by fault tolerance greatly surpass the overhead in project development. Dataflow processing paradigm is based on functions and abstract data elements, providing a simple, yet powerful,
Publicado em: 2004
-
7. Investigação de técnicas fotônicas de chaveamento aplicadas em arquiteturas paralelas. / Research about photonic techniques in parallel architectures.
Este trabalho apresenta um estudo sobre redes ópticas de interconexão aplicadas em arquiteturas paralelas, onde são propostos, simulados e analisados alguns modelos de redes. Essa é uma importante pesquisa, pois, as redes de interconexão influenciam diretamente o custo e desempenho das arquiteturas paralelas de computadores. O primeiro modelo de rede ó
Publicado em: 1998
-
8. Implementation and study of the Wolf Dataflow Architecture. / Implementação e estudo da arquitetura a fluxo de dados Wolf.
Esse trabalho apresenta a arquitetura a fluxo de dados Wolf. Essa arquitetura foi proposta considerando-se alguns problemas conhecidos em execução de código em arquiteturas a fluxo de dados tais como tratamento de código seqüencial e tratamento de estruturas de dados (vetores e matrizes). Wolf é baseado no modelo de fluxo de dados dinâmico e explora g
Publicado em: 1997
-
9. Proposal and simulation of data flow architecture of second generation. / Proposta e simulação de uma arquitetura a fluxo de dados de segunda geração.
Neste trabalho é apresentada a arquitetura SEED, proposta a partir das experiências adquiridas com as arquiteturas baseadas no modelo a fluxo de dados que foram estudadas até o presente. A arquitetura SEED utiliza o modelo a fluxo de dados para escalonar e executar blocos de instruções, visando aproveitar a principal qualidade apresentada pelo modelo, q
Publicado em: 1997
-
10. Implementação de um simulador para a arquitetura de dados Wolf. / Implementation of a simulator for the Wolf architecture.
This work presents the Proto-WOLF dataflow architecture and implementation of a simplified event-driven simulator for this architecture. The WOLF project is a proposal for the implementation of a supercomputer based on the dynamic dataflow model with variable granularity. In order to place the work in context, some of the basic concepts involved in simulatio
Publicado em: 1992
-
11. Non-coding RNAs: the architects of eukaryotic complexity
Around 98% of all transcriptional output in humans is non-coding RNA. RNA-mediated gene regulation is widespread in higher eukaryotes and complex genetic phenomena like RNA interference, co-suppression, transgene silencing, imprinting, methylation, and possibly position-effect variegation and transvection, all involve intersecting pathways based on or connec
Oxford University Press.