Cache Memory
Mostrando 1-12 de 18 artigos, teses e dissertações.
-
1. Implementação de cache no projeto ArchC / Cache implementation in the ArchC project
O projeto ArchC visa criar uma linguagem de descrição de arquiteturas, com o objetivo de se construir simuladores e toolchains de arquiteturas computacionais completas. O objetivo deste trabalho é dotar ArchC com capacidade para gerar simuladores de caches. Para tanto foi realizado um estudo detalhado das caches (tipos, organizações, configurações etc
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 23/04/2012
-
2. Distributed memory organization with support for data migration for noc-based MPSOCS / Distributed memory organization with support for data migration for noc-based MPSOCS
The evolution in the deployment of semiconductor technology has enabled the development of System-on-Chip (SoCs) that integrate several processing elements (PEs) and memory modules in a single chip. SoCs that integrate several PEs are referred as Multiprocessor System-on-Chip (MPSoCs). As the number of PEs increases in an MPSoC, techniques that present low e
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
3. Dynamic detection of the communication pattern in shared memory environments for thread mapping / Detecção dinâmica do padrão de comunicação em ambientes de memória compartilhada para o mapeamento de threads
As threads de aplicações paralelas cooperam a fim de cumprir suas tarefas, dessa forma, comunicação é realizada entre elas. A latência de comunicação entre os núcleos em arquiteturas multiprocessadas diferem dependendo da hierarquia de memória e das interconexões. Com o aumento do número de núcleos por chip e número de threads por núcleo, esta
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
4. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache / A transactional memory model for heterogeneous architectures based in Software Cache
The adoption of multi-core processors by the industry has pushed towards the development of new techniques to simplify programming parallel software. The technique called transactional memories is one of the most promising. This technique is able to execute multiple tasks concurrently in an optimistic way to achieve a better performance. Another advantage is
Publicado em: 2010
-
5. A progressive vector map browser for the web
With the increasing popularity of web-based map browsers, remotely obtaining a high quality depiction of cartographic information has become commonplace. Most web mapping systems, however, rely on high-capacity servers transmitting pre-rendered tiled maps in raster format. That approach is capable of producing good quality renderings on the client side while
Journal of the Brazilian Computer Society. Publicado em: 2009-06
-
6. Avaliação do compartilhamento das memórias cache no desempenho de arquiteturas multi-core / Performance evaluation of shared cache memory for multi-core architectures
No atual contexto de inovações em multi-core, em que as novas tecnologias de integração estão fornecendo um número crescente de transistores por chip, o estudo de técnicas de aumento de vazão de dados é de suma importância para os atuais e futuros processadores multi-core e many-core. Com a contínua demanda por desempenho computacional, as memóri
Publicado em: 2009
-
7. Proposal and development of a reconfigurable associativity algorithm in cache memories. / Proposta e desenvolvimento de um algoritmo de associatividade reconfigurável em memórias cache.
With the constant evolution of processors architecture, its getting even bigger the overhead generated with memory access. Trying to avoid this problem, some processors developers are using several techniques to improve the performance, as the use of cache memories. By the otherside, cache memories cannot supply all their needs, thats why its important some
Publicado em: 2008
-
8. PBIW : um esquema de codificação baseado em padrões de instrução / PBIW : an encoding technique based on instruction patterns
Past works has shown that the increase of DRAM memory speed is not the same of processor speed. Even though, computer architecture researchers keep searching for new approaches to enhance the processor performance. In order to minimize this difference between the processor and memory speed, this work presents a new encoding technique based on encoded instruc
Publicado em: 2008
-
9. Mecanismos de suporte a modelagem e anÃlise de memÃria cachà em plataformas com multiprocessadores
No decorrer dos anos, à notÃvel o crescimento do uso de sistemas computacionais em diferentes tipos de aplicaÃÃo. Este crescimento foi obtido atravÃs de constantes pesquisas e avanÃos tecnolÃgicos os quais tÃm proporcionado a criaÃÃo de sistemas cada vez menores e com um grande poder de processamento. Esta miniaturizaÃÃo està sendo responsÃvel
Publicado em: 2007
-
10. A Methodology to explore the design space of memory hierarchies for embedded systems / Uma Metodologia para ExploraÃÃo do EspaÃo de Projeto de Hierarquias de MemÃria para Sistemas Embarcados
In platform tuning, memory hierarchy is an important element to be optimized. Many cache configurations need to be evaluated in order to find out the best choice in terms of performance, silicon area, or power consumption to an application. Most models to estimate those metrics depend on the cache size parameters and their respective miss rate. Instead of us
Publicado em: 2006
-
11. Projeto e implementação de uma plataforma MP-SoC usando SystemC
This work presents the concept, design and implementation of a MP-SoC platform, named STORM (MP-SoC DirecTory-Based PlatfORM). Currently the platform is composed of the following modules: SPARC V8 processor, GPOP processor, Cache module, Memory module, Directory module and two different modles of Network-on-Chip, NoCX4 and Obese Tree. All modules were implem
Publicado em: 2006
-
12. PrÃ-seleÃÃo e prÃ-carga de dados para bancos de dados mÃveis
One of the main goals of mobile data access is to reach the ubiquity inherent to the mobile systems: to access information regardless of time and place. Due to mobile systems restrictions such as, for instance, limited memory and narrow bandwidth, it is only natural that researchers expend efforts to soothe such issues. This work will approach issues regardi
Publicado em: 2005