Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS / Timing verification and optimization in physical synthesis of cmos integrated circuits

AUTOR(ES)

Santos, Cristiano Lopes dos

DATA DE PUBLICAÇÃO

2009

RESUMO

Este trabalho propõe um método de otimização de atraso, através de dimensionamento de transistores, o qual faz parte de um fluxo automático de síntese física de circuitos combinacionais em tecnologia CMOS estática. Este fluxo de síntese física é independente de biblioteca de células, sendo capaz de realizar, sob demanda, a geração do leiaute a partir de um netlist de transistores. O método de otimização proposto faz com que este fluxo de síntese física seja capaz de realizar a geração do leiaute orientado pelas restrições de atraso, garantindo a operação do circuito na freqüência especificada pelo projetista. Este trabalho inclui também uma pesquisa sobre os principais métodos de verificação e otimização de atraso, principalmente aqueles que podem ser aplicados quando a etapa de síntese física chega ao nível de transistores. Um método de análise de timing funcional é utilizado para identificar o atraso e o caminho críticos e, com isso, guiar o método de otimização proposto. Desta forma, não existe desperdício de esforço e desempenho para reduzir o atraso de caminhos que não contribuem efetivamente para determinar a freqüência do circuito. O método proposto neste trabalho explora as possibilidades oferecidas por ser independente de biblioteca de células, mas impõe restrições aos circuitos otimizados para reduzir o impacto do dimensionamento nas etapas de geração de leiaute. O desenvolvimento de um método incremental de seleção de caminhos críticos reduziu consideravelmente o tempo de processamento sem comprometer a qualidade dos resultados. Ainda, a realização de um método seletivo de dimensionamento de transistores, possibilitado pela adaptação de um modelo de atraso pino-a-pino, permitiu reduzir significativamente o acréscimo de área decorrente da otimização e aumentou a precisão das estimativas de atraso.

ASSUNTO(S)

critical delay optimization microeletronica cmos transistor sizing timing analysis timing-driven physical synthesis layout generation

Documentos Relacionados

• ART &NATURE: PHILOSOPHICAL INTEGRATED CIRCUITS
• APLICAÇÃO DE OPÇÕES REAIS AO SETOR DE CIRCUITOS INTEGRADOS
• Posicionamento de circuitos integrados : estudo e implementação de técnicas de aprimoramento
• CMOS digital integrated circuit design faced to NBTI and other nanometric effects
• Um sistema especialista para verificação de regras de projeto eletrico em circuitos integrados de tecnologia CMOS VLSI