Motion Compensation Hardware Accelerator Architecture for H.264/AVC.
AUTOR(ES)
Zatt, Bruno
DATA DE PUBLICAÇÃO
2011
ASSUNTO(S)
sistemas digitais fpga televisão digital codificacao : video digital
ACESSO AO ARTIGO
http://hdl.handle.net/10183/30272Documentos Relacionados
- Modelagem de hardware para codificação de vídeo e arquitetura de compensação de movimento segundo o padrão H.264/AVC
- Arquitetura de hardware dedicada para a predição intra-quadro em codificadores do padrão H.264/AVC de compressão de vídeo
- Projeto da arquitetura de hardware para binarização e modelagem de contextos para o CABAC do padrão de compressão de vídeo H.264/AVC
- A faster pixel-decimation method for block motion estimation in H.264/AVC
- Implementação física de arquiteturas de hardware para a decodificação de vídeo digital segundo o padrão H.264/AVC