Implicações do estilo de descrição de códigos VHDL na testabilidade
AUTOR(ES)
Angelo, Rubinei Peske
DATA DE PUBLICAÇÃO
2007
RESUMO
Devido ao aumento da complexidade dos circuitos integrados atuais, os projetos são desenvolvidos utilizando linguagens de descrição de hardware (por exemplo, VHDL) e os circuitos são gerados automaticamente a partir das descrições em alto nível de abstração. Embora o projeto do circuito seja facilitado pela utilização de ferramentas de auxílio ao projeto, o teste do circuito resultante torna-se mais complicado com o aumento da complexidade dos circuitos. Isto traz a necessidade de considerar o teste do circuito durante sua descrição e não somente após a síntese. O objetivo deste trabalho é definir uma relação entre o estilo da descrição VHDL e a testabilidade do circuito resultante, identificando formas de descrição que geram circuitos mais testáveis. Como estudo de caso, diferentes descrições VHDL de um mesmo algoritmo foram utilizadas. Os resultados mostram que a utilização de diferentes descrições VHDL tem grande impacto nas medidas de testabilidade do circuito final e que características de algumas descrições podem ser utilizadas para modificar outras descrições e com isso aumentar a testabilidade do circuito resultante.
ASSUNTO(S)
ACESSO AO ARTIGO
http://hdl.handle.net/10183/4777Documentos Relacionados
- Estilo parental percebido em adolescentes implicações para profilaxia
- Sintese de alto nivel a partir de vhdl comportamental
- Efeitos do tipo de prática na aprendizagem do estilo borboleta na natação
- Implicações do estilo de fala da manchete noticiosa radiofonica sobre parametros acusticos vocalicos e prosodicos no portugues brasileiro
- "A influência do estilo de vida na reinternação hospitalar de pacientes diabéticos"