Implementação e avaliação de métodos para confiabilidade de redes intra-chip

AUTOR(ES)

Alzemiro Henrique Lucas da Silva

DATA DE PUBLICAÇÃO

2010

RESUMO

As inovações na fabricação de circuitos integrados têm reduzido continuamente o tamanho dos componentes, permitindo um aumento na densidade lógica de sistemas eletrônicos complexos, denominados SoCs (Systems‐on‐a‐Chip), mas afetando também a confiabilidade destes componentes. Barramentos globais utilizados para interconexão de componentes em um chip estão cada vez mais sujeitos aos efeitos de crosstalk, que podem causar atrasos e picos nos sinais. Este trabalho apresenta e avalia diferentes técnicas para tolerância a falhas em redes intra‐chip, nos quais a rede é capaz de manter o mesmo desempenho da rede original mesmo na ocorrência de falhas. Quatro técnicas são apresentadas e avaliadas em termos de consumo adicional de área, latência dos pacotes, consumo de potência e análise de defeitos residuais. Os resultados demonstram que o uso de codificação CRC nos enlaces é vantajoso quando o mínimo acréscimo de área e consumo de potência é o principal objetivo. Entretanto, cada um dos métodos apresentados neste trabalho tem as suas próprias vantagens e podem ser utilizados dependendo da aplicação alvo.

ASSUNTO(S)

informÁtica redes de computadores arquitetura de redes tolerÂncia a falhas (informÁtica) confiabilidade de sistemas ciencia da computacao

Documentos Relacionados

• Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
• Qualidade de serviço em redes intra-chip : implementação e avaliação sobre a rede Hermes
• Serviços de comunicação diferenciados em sistemas multiprocessados em chip baseados em redes intra-chip
• Lógica e escalonamento de teste para sistemas com redes intra-chip baseadas em topologia de malha
• Rede intra-chip com qualidade de serviços para uso em telecomunicações