Implementação de Uma Classe de Códigos Produto com Decodificação Turbo em FPGA / Implementação de Uma Classe de Códigos Produto com Decodificação Turbo em FPGA

AUTOR(ES)

Ivan Simões Gaspar

DATA DE PUBLICAÇÃO

2006

RESUMO

Este trabalho, patrocinado pela empresa LINEAR Equipamentos Eletrônicos S/A, descreve um projeto de implementação de um esquema de correção de erro com código turbo de bloco de baixa complexidade elaborado em um FPGA de baixo custo. A decodificação turbo é baseada na combinação dos algoritmos de Pyndiah e Wagner. Taxas úteis de dados até 60 Mbps foram atingidas utilizando 60% da lógica disponível no FPGA EP1C6T144C8 da fabricado pela Altera. Como resultado complementar, o uso de conhecidas ferramentas de simulação didáticas são exploradas, permitindo a compreensão de uma classe específica de códigos produto e seu adequado processo de implementação. O codec foi criado com grande flexibilidade usando modelos estruturais e comportamentais, traduzidos posteriormente com simplicidade para linguagem VHDL.

ASSUNTO(S)

fpga engenharia eletrica fpga decodificação turbo decodificação turbo

Documentos Relacionados

• Uma classe de codigos produto e sua decodificação turbo aplicada em um sistema CDMA multiportadora
• Decodificação interativa (Turbo) de codigos produto em canais não-Gaussianos
• Um Esquema de Equalização Turbo Aplicando Decodificação Turbo de Códigos Produto de Paridade Simples Multidimensionais
• Códigos de Bloco com Decodificação Turbo Adaptados às Especificações do Padrão DVB-RCT
• Iterative decoding of q-ary turbo-product codes in FFH-CDMA systems