Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico
AUTOR(ES)
Martins, Joao Baptista dos Santos
DATA DE PUBLICAÇÃO
2007
RESUMO
Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até alteração do projeto antes da geração do seu leiaute. A potência dinâmica consumida por circuitos CMOS depende dos seguintes parâmetros: tensão de alimentação, freqüência de operação, capacitâncias parasitas e atividades de comutação em cada nodo do circuito. A análise desenvolvida na Tese, propõe que a potência seja dividida em duas componentes. A primeira componente está relacionada ao consumo de potência devido às capacitâncias intrínsecas dos transistores, que por sua vez estão relacionadas às dimensões dos transistores. Estas capacitâncias intrínsecas são concentradas nos nodos externos das portas e manifestam-se em função das combinações dos vetores de entrada. A segunda componente está relacionada às interconexões entre as células do circuito. Para esta etapa utiliza-se a estimativa do comprimento médio das interconexões e as dimensões tecnológicas para estimar o consumo de potência. Este comprimento médio é estimado em função do número de transistores e fanout das várias redes do circuito. Na análise que trata das capacitâncias intrínsecas dos transistores os erros encontrados na estimativa da potência dissipada estão no máximo em torno de 11% quando comparados ao SPICE. Já na estimativa das interconexões a comparação feita entre capacitâncias de interconexões estimadas no nível lógico e capacitâncias de interconexões extraídas do leiaute apresentou erros menores que 10%.
ASSUNTO(S)
microeletronica consumo : potencia portas logicas
ACESSO AO ARTIGO
http://hdl.handle.net/10183/3431Documentos Relacionados
- NEW METHODOLOGY TO THE ESTIMATIVE OF CAPACITANCE AND POWER CONSUMPTION OF COMPLEX LOGIC GATES CMOS AT LOGIC LEVEL
- Resolvedor modular de satisfabilidade aplicados na verificação de circuitos combinacionais
- A GRAPH PARTITIONING HEURISTIC FOR THE PARALLEL PSEUDO-EXHAUSTIVE LOGICAL TEST OF VLSI COMBINATIONAL CIRCUITS
- Verificação de equivalência de circuitos combinacionais dissimilares através do reaproveitamento de cláusulas de conflito
- H-ALG : um algoritmo hierarquico para a geração de teste para circuitos combinacionais