CRD : um co-processador reconfiguravel dinamicamente para a melhoria de desempenho
AUTOR(ES)
Felipe Joffre Romano Renon
DATA DE PUBLICAÇÃO
2004
RESUMO
O desempenho de sistemas computacionais tem sido um requisito recorrente para um grande número de aplicações. Porém, nem sempre as soluções tradicionais para se melhorar o desempenho como por exemplo: o aumento na freqüência de operação dos processadores, a utilização de processamento paralelo etc, podem ser viáveis técnica ou economicamente, principalmente em se tratando de um sistema dedicado. Uma alternativa para a melhoria de desempenho em tais sistemas é a identificação dos trechos da aplicação que são executados de forma pouco eficientes por software e implementá-los diretamente em hardware. Os candidatos naturais para esta abordagem são os laços interiores, que normalmente são pequenos e responsáveis por grande parte do tempo de execução e, que quando implementados em hardware, não fazem uso de uma grande área de silício. Neste trabalho propomos um co-processador reconfigurável, mapeado em memória, denominado Co-processador Reconfigurável Dinamicamente (CRD), capaz de executar trechos de códigos pouco eficientes em software, tais como laços internos (kernels), diretamente em hardware. Com o intuito de reduzir a área ocupada pelo co-processador, diminuindo desta forma o custo do sistema, o CRD é dotado de uma unidade de reprogramação, que permite reutilizar os recursos disponíveis para implementar diferentes trechos de programa em hardware em uma mesma instância de execução. Os trechos de programas escolhidos para serem executados diretamente em hardware (no CRD) são aqueles responsáveis pela maior parte do tempo de execução do programa como um todo. O uso desta técnica mostrou um ganho total, no tempo de execução dos programas do benchmark DSPStone de até 20 vezes
ASSUNTO(S)
hardware - arquitetura arquitetura de computador hardware - linguagens descritivas microprocessadores
ACESSO AO ARTIGO
http://libdigi.unicamp.br/document/?code=vtls000342771Documentos Relacionados
- Co-processador para algoritmos de criptografia assimetrica
- Um cripto-processador reconfiguravel baseado em algoritmos de curvas elipticas e AES
- Mecanismos de reconfiguração dinâmica aplicados ao projeto de um processador de imagens reconfigurável
- Projeto e implementação em FPGA de um processador com conjunto de instrução reconfigurável utilizando VHDL
- Um middleware reconfigurÃvel para redes de sensores sem fio