ChipCFlow - partioning and communication protocol in the dynamic dataflow graph / ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico

AUTOR(ES)

Lucas Barbosa Sanches

DATA DE PUBLICAÇÃO

2010

RESUMO

This work describes the concept of an approach that uses data ow computational model, inherently parallel, associated with de reconfigurable computing model, partial and dynamic, in order to obtain high performance computational systems. More specifically, it is about a model to the partitioning and communication between partitioned sectors of a CDFG (Control Data Flow Graph) in order to map these graphs on a partial reconfiguration FPGA fabric, in special Virtex II/II-Pro from Xilinx. It is part of the ChipCFlow project, that has a bigger scope, and that aims to automatically obtain syntetisable hardware descriptions, from high level code written in C and, by using a data flow approach to extract implicit parallelism in original applications. The model obtained is extensively explained and applied to an example of CDFG, where by means of simulations its feasibility is discussed

ASSUNTO(S)

computação reconfigurável dataflow machines partitioning partial reconfiguration reconfiguração parcial máquinas a fluxo de dados particionamento reconfigurable computing

Documentos Relacionados

• Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
• ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável
• ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados
• Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados
• ChipCflow - em hardware dinamicamente reconfigurável