Arquitetura com elevada taxa de processamento e reduzida largura de banda de memória para a estimação de movimento em vídeos digitais

Alba Sandyra Bezerra Lopes

Diversos aparelhos eletrônicos atuais dão suporte à utilização de vídeos digitais: celulares, câmeras fotográficas, filmadoras e TVs digitais são alguns exemplos. Entretanto, esses vídeos, tal como foram capturados, apresentam uma grande quantidade de informação, utilizando milhões de bits para sua representação. Para realizar o armazenamento dos dados na sua forma primária, seria necessária uma quantidade enorme de espaço e uma grande largura de banda para realizar a transmissão. A compressão de vídeos torna-se, então, essencial para possibilitar o armazenamento e a transmissão destes dados. O estimador de movimento, um dos módulos do codificador, explora a redundância temporal existente nas sequências de vídeo para reduzir a quantidade de dados necessária à representação da informação. Este trabalho apresenta uma arquitetura em hardware para o estimador de movimento para vídeos de alta resolução, segundo o padrão H.264/AVC. O padrão H.264/AVC é o mais novo padrão de compressão de vídeos que possibilita, graças a uma série de inovações, alcançar elevadas taxas de compressão. A arquitetura apresentada neste trabalho foi projetada para permitir o máximo reuso de dados, visando a diminuição da largura de banda necessária para realizar o processo de estimação de movimento. É na estimação de movimento que residem os maiores ganhos do padrão e, por isso, este módulo é essencial para a eficiência do codificador como um todo. Este trabalho está inserido no projeto Rede H.264, que visa desenvolver tecnologia brasileira para o Sistema Brasileiro de Televisão Digital

Arquitetura com elevada taxa de processamento e reduzida largura de banda de memória para a estimação de movimento em vídeos digitais

AUTOR(ES)

FONTE

DATA DE PUBLICAÇÃO

RESUMO

ASSUNTO(S)

ACESSO AO ARTIGO

Documentos Relacionados