Análise de cobertura e geração de vetores de teste para módulos descritos em Systemc

AUTOR(ES)
DATA DE PUBLICAÇÃO

2008

RESUMO

O crescimento da complexidade dos sistemas VLSI e a necessidade cada vez maior de reduzir o tempo de desenvolvimento pressiona o ciclo de projeto de SoCs até seus limites. Garantir o funcionamento correto desses sistemas complexos também é um desafio, uma vez que o número de estados a serem verificados aumenta exponencialmente. Hoje, a verificação é a etapa mais dispendiosa do desenvolvimento, consumindo até 70% dos recursos disponíveis. É clara a necessidade de ferramentas e metodologias que aumentem a sua eficiência. O aumento do nível de abstração, utilizado inicialmente para reduzir o gap de produtividade dos projetos, contribui para a verificação, permitindo que esta comece mais cedo no ciclo de projeto. Porém, a utilização de linguagens de alto nível obriga a indústria de microeletrônica a se reorganizar. Um caminho natural é a utilização de técnicas e ferramentas empregadas na indústria de software, onde as linguagens de alto nível de abstração são utilizadas há várias décadas, estando bem consolidadas. Este trabalho possui três objetivos. O primeiro é desenvolver uma ferramenta capaz de analisar a cobertura estrutural atingida pelos vetores de teste aplicados a um determinado sistema descrito em SystemC. A ferramenta deve permitir analisar a qualidade dos vetores de teste, disponibilizando informações que podem ser utilizadas pelo engenheiro de verificação para melhorar o ambiente de verificação. O segundo objetivo é apresentar um método para a geração de vetores de teste para sistemas combinatórios descritos em SystemC. Com esse método espera-se aumentar a controlabilidade do sistema, permitindo que o engenheiro de testes crie vetores para estimular uma determinada porção do código fonte. O terceiro objetivo do trabalho é apresentar uma metodologia híbrida para testes de sistemas descritos em SystemC que combina teste funcional com teste estrutural visando a aumentar a eficiência dos testes. A partir das informações recolhidas pela ferramenta de análise de cobertura, pode-se determinar partes do código não exercitadas, ou exercitadas de modo insatisfatório, durante os testes funcionais. Uma vez identificadas essas partes, um método para geração de vetores pode ser empregado para criar os estímulos que exercitem essas porções não cobertas.

ASSUNTO(S)

engenharia elétrica teses.

ACESSO AO ARTIGO

Documentos Relacionados