2D-VLIW : uma arquitetura de processador baseada na geometria da computação / 2D-VLIW : a processor architecture based on the geometry of the computation

AUTOR(ES)

Ricardo Ribeiro dos Santos

DATA DE PUBLICAÇÃO

2007

RESUMO

Anúncios recentes sobre os limites do desempenho dos processadores devido ao alcance da barreira térmica têm motivado a pesquisa sobre novas organizações arquiteturais e modelos de execução que visam continuar o aumento de desempenho dos processadores. Este trabalho propõe uma nova arquitetura de processador denominada 2D-VLIW. A arquitetura possui uma organização arquitetural baseada em uma matriz bidimensional de unidades funcionais e de registradores distribuídos ao longo dessa matriz. O modelo de execução 2D-VLIW possibilita que instruções longas, formadas por operações simples, sejam buscadas na memória e executadas sobre a matriz de unidades funcionais. Além disso, são propostos algoritmos para geração de código para extrair o paralelismo e preparar o código para ser executado sobre a arquitetura. Algumas contribuições deste trabalho são a concepção de uma nova arquitetura de processador que explora paralelismo em nível de instruções através de um novo arranjo dos elementos arquiteturais, a adoção de um modelo de execução que captura a geometria dos DAGs e associa os vértices e arestas desses DAGs aos recursos do hardware, um conjunto de algoritmos para escalonamento de instruções, a alocação de registradores e a codificação de instruções na arquitetura 2D-VLIW. Os resultados experimentais comparam o desempenho do modelo de execução dessa arquitetura com o modelo EPIC adotado pelo processador HPL-PD. O speedup obtido por 2D-VLIW foi de 5% at´e 63%. A estratégia de escalonamento adotada por 2D-VLIW foi também avaliada e os ganhos obtidos através do OPC e OPI foram até 4 vezes melhores que aqueles obtidos por um algoritmo de escalonamento baseado em list scheduling

ASSUNTO(S)

computer architecture resource allocation compiladores (computadores) compiling (computers) arquitetura de computador digital integrated circuits circuitos integrados digitais alocação de recursos

Documentos Relacionados

• Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha
• Uma arquitetura de software para replicação baseada em consenso
• DEFINITION OF AN ARCHITECTURE P2P BASED ON REPUTATION AND GUIDED TO SERVICES
• Paraconsisted computation : a logic approach to quantum
• Uma arquitetura de suporte a modelagem de simulações de treinamento baseada na arquitetura HLA (High Level Architecture)