Vhdl
Mostrando 1-12 de 108 artigos, teses e dissertações.
-
1. Electromagnetic interference reduction by dynamic impedance balancing applied to biosensors
INTRODUCTION: Electromagnetic interference caused by electric power lines adversely affects the signals of electronic instruments, especially those with low amplitude levels. This type of interference is known as common-mode interference. There are many methods and architectures used to minimize the influence of this kind of interference on electronic instru
Rev. Bras. Eng. Bioméd.. Publicado em: 2013-09
-
2. Infraestrutura de compilação para a implementação de aceleradores em FPGA
O aumento no desempenho de processadores sequenciais tem sido limitado severamente por fatores físicos e tecnológicos nos últimos anos. Dessa forma, abordagens alternativas para a execução com alto desempenho ganharam maior importância nos últimos anos. Uma delas baseia-se na utilização de hardware customizado, implementado utilizando-se FPGAs. Entr
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 23/11/2012
-
3. VHDL SIMPLE SYSTEM FOR DEVELOPING A SETUP OFMULTIPLE ANTENNAS / SISTEMA SIMPLES EM VHDL PARA O DESENVOLVIMENTO DE UM SETUP DE MÚLTIPLAS ANTENAS
MIMO systems (Multiple In - Multiple Out) are the rise of new tele- communication systems. They have the characteristic of generating greater channel capacity with low power transmitters, creating a more efficient use of energy. As the purpose is to provide higher data rate, conventional methods are too limited to improve this, and MIMO systems generate an i
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 04/09/2012
-
4. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável / ChipCflow - a tool to executing algorithms using dynamic dataflow architecture in FPGA
Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementa
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 29/06/2012
-
5. Sincronismo de tempo e frequência em receptores OFDM
Este trabalho propõe uma nova implementação do sistema de sincronismo de tempo e frequência para receptores OFDM (Orthogonal Frequency Division Multiplexing). A técnica OFDM e utilizada no sistema de TV digital adotado no Brasil (ISDB-T), bem como na quase totalidade das tecnologias para wireless broadband atualmente no mercado (IEEE 802.16 WiMax, 3GPP-
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/03/2012
-
6. Proposta de uma arquitetura de processamento de sinais utilizando FPGA / Proposal to an architecture for signal processing using FPGA
Esta dissertação apresenta um sistema para processamento digital de sinais através de dispositivos de hardware reconfigurável. Uma implementação do algoritmo FFT foi adotada como meio para avaliar o desempenho da arquitetura proposta para o sistema. O processamento digital de sinais tradicionalmente tem um alto custo computacional, pois os algoritmos s
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/02/2012
-
7. Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
Propõe uma arquitetura em hardware, descrita em VHDL, desenvolvida para embarque de redes neurais artificiais, do tipo Multilayer Perceptron (MLP). Idealiza que, nessa arquitetura, as aplicações com RNA tenham facilidade no procedimento de embarque de uma rede neural MLP em hardware, bem como permitam fácil configuração de vários tipos de redes MLP em
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/02/2011
-
8. Implementação em hardware da arquitetura do computador hipotético CESAR / Hardware implementation of the CESAR hypothetical computer architecture
O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição
Publicado em: 2011
-
9. Processador gráfico / Graphic processor
Este documento descreve o projeto e implementação de um processador gráfico, um interpretador de closed caption e demultiplexador de MPEG2-TS para uso no Sistema Brasileiro de Televisão Digital (SBTVD). O projeto será realizado em duas fases, sendo que a primeira envolve a programação de uma versão utilizando a linguagem C++ para cada um dos componen
Publicado em: 2011
-
10. Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
O Sistema Brasileiro de Televisão Digital estabeleceu como padrão de codificação de áudio o algoritmo MPEG-4 Advanced Audio Coding, mais precisamente nos perfis Low Complexity, High Efficiency versão 1 e High Efficiency versão 2. O trabalho apresenta um estudo detalhado sobre o padrão, contendo desde alguns conceitos da psicoacústica como o mascaram
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
11. Projeto da arquitetura de hardware para binarização e modelagem de contextos para o CABAC do padrão de compressão de vídeo H.264/AVC / Hardware architecture design for binarization and context modeling for CABAC of H.264/AVC video compression
O codificador aritmético binário adaptativo ao contexto adotado (CABAC – Context-based Adaptive Binary Arithmetic Coding) pelo padrão H.264/AVC a partir de perfil Main é o estado-da-arte em termos de eficiência de taxa de bits. Entretanto, o CABAC ocupa 9.6% do tempo total de processamento e seu throughput é limitado pelas dependências de dados no n
Publicado em: 2011
-
12. Arquitetura hardware/software de um núcleo NCAP segundo o padrão IEEE 1451.1: uma prova de conceito
Os sensores inteligentes são dispositivos que se diferenciam dos sensores comuns por apresentar capacidade de processamento sobre os dados monitorados. Eles tipicamente são compostos por uma fonte de alimentação, transdutores (sensores e atuadores), memória, processador e transceptor. De acordo com o padrão IEEE 1451 um sensor inteligente pode ser divi
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 06/08/2010