Circuitos Integrados Mos
Mostrando 1-12 de 33 artigos, teses e dissertações.
-
1. Impacto dos desvios de tensão de limiar induzidos por radiação ionizante no desempenho dos blocos básicos de dois amplificadores operacionais complementares
Este trabalho estuda os efeitos de dose total ionizante (TID ¿ Total Ionizing Dose) em amplificadores operacionais e em seus blocos básicos de construção. A radiação ionizante presente no espaço pode afetar o funcionamento das estruturas MOS, sendo que um dos parâmetros mais prejudicados é a tensão de limiar (Threshold Voltage). Em virtude da difer
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
2. Double-gate nanotransistors in silicon-on-insulator : simulation of sub-20 nm FinFETs / Nano-transistores de porta dupla em silício sobre isolante simulação de FinFETs sub-20nm
Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como ¿SOI-FinFET¿. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante ¿ ¿Silicon-on- Insulator¿, SOI ¿ com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutu
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
3. Estruturas de teste para avaliação de variabilidade estatística em MOSFETs sub-100nm / Test structures for statistical variability evaluation on ultra-deep submicron MOSFETs
As variações nas características elétricas de dispositivos MOS são uma preocupação muito importante no projeto, manufatura e operação de circuitos integrados (CIs). Com a redução contínua (escalamento) das dimensões na tecnologia CMOS, variabilidade de processo se tornou um grande problema, afetando o desempenho e o rendimento positivo na produ�
Publicado em: 2010
-
4. Projeto de uma fonte de tensão de referência CMOS usando programação geométrica. / CMOS voltage reference source design via geometric programming.
Nesta dissertação é apresentada a aplicação da programação geométrica no projeto de uma fonte de tensão de referência de baixa tensão de alimentação que pode ser integrada em tecnologias padrões CMOS. Também são apresentados os resultados experimentais de um projeto da fonte de bandgap feito por um método de projeto convencional, cuja experi
Publicado em: 2010
-
5. Geração de tensão de referencia e sinal de sensoriamento termico usando transistores MOS em forte inversão / Reference voltage and temperature sensing signal generation using MOS transistors in strong inversion
Fontes de referência de tensão e sensores de temperatura são blocos extensivamente utilizados em sistemas microeletrônicos. Como alternativa à aplicação de estruturas consolidadas, mas protegidas por acordos de propriedade intelectual, é permanente a demanda pelo desenvolvimento de novas técnicas e estruturas originais destes circuitos. Também se d
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 07/08/2009
-
6. Circuito elevador de tensão de alta eficiencia, controlado por duas fases de clock, implementado em tecnologia CMOS / High efficiency voltage mutiplier circuit, controlled by two clock phases, fabricated in CMOS technology
Este trabalho propõe uma nova estrutura de circuito elevador de tensão de onda completa implementável em tecnologia CMOS padrão, que tem como características relevantes uma eficiência energética maior do que estruturas similares anteriores, seu controle é efetuado por apenas duas fases de clock e também esta estrutura implementa controle de sobre-te
Publicado em: 2009
-
7. Análise dos parâmetros analógicos do dispositivo SOI DTMOS. / Analog performance of dynamic threshold voltage SOI MOSFET.
This work presents the study of analog performance parameters of PDSOI (Partially-depleted) transistor in comparison with a Dynamic Threshold MOS transistor (DTMOS). The DTMOS is a partially-depleted device with dynamic threshold voltage. This variation of threshold voltage is obtained when the gate is connected to the silicon film (channel) of the PDSOI dev
Publicado em: 2009
-
8. Modelo do descasamento (mismatch) entre transistores MOS / Mismatch model for MOS transistors
Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionai
Publicado em: 2008
-
9. Proposal of teaching-learning machines for didactical transposition to CMOS IC design. / Proposta de máquinas de ensino-aprendizagem para transposição didática em projetos de circuitos integrados CMOS.
Esse trabalho apresenta uma proposta na área de Educação em Microeletrônica que visa enriquecer práticas de ensino adotadas na área de projetos de circuitos integrados através do uso de máquinas de ensino-aprendizagem (TLM Teaching-Learning Machine) em aulas de laboratórios como instrumentos auxiliares e complementares ao ensino teórico. As TLMs pr
Publicado em: 2008
-
10. Modelo do descasamento (Mismatch) entre transistores MOS / Modelo do descasamento (Mismatch) entre transistores MOS
Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de 80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais.
Publicado em: 2008
-
11. Circuitos integrados de radio-recepção para a operação de multiplexação espacial de antenas em tempo real / Integrated circuits of radio-reception for spatial multiplexing of antennas in real time
This research aims the conception of new topologies of integrated circuits and its characterizations for operation in radio-receiver systems. The design and fabrication of RF switches, LNAs, mixer, and VCOs are presented. The SMILE - Spatial MultIplexing of Local Elements - technique was adopted due to its advantages and functionality for the intelligent ant
Publicado em: 2008
-
12. Design of a low noise amplifier considering noise and power. / Projeto de um amplificador de baixo ruído em CMOS considerando o ruído e a potência.
Esta dissertação apresenta o projeto de um amplificador de baixo ruído (LNA) para aplicação em 2,4 GHz na tecnologia CMOS 0,35 µm. A metodologia baseia-se na obtenção das dimensões dos dispositivos do circuito considerando o consumo de potência e o desempenho em relação ao ruído. Os resultados mostram que a metodologia implementada é eficaz no
Publicado em: 2008