Circuitos Integrados Digitais
Mostrando 1-12 de 67 artigos, teses e dissertações.
-
1. Aging aware design techniques and CMOS gate degradation estimative / Técnicas de projeto considerando envelhecimento e estimativa da degradação em portas lógicas CMOS
O advento da utilização de circuitos integrados pela sociedade se deu por dois motivos. O primeiro consiste na miniaturização das dimensões dos dispositivos integrados. Essa miniaturização permitiu a construção de dispositivos menores, mais rápidos e que consomem menos frequência. O outro fator é a utilização da metodologia baseada em bibliotec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
2. Double-gate nanotransistors in silicon-on-insulator : simulation of sub-20 nm FinFETs / Nano-transistores de porta dupla em silício sobre isolante simulação de FinFETs sub-20nm
Esta Tese apresenta os resultados da simulação do transporte eletrônico em três dimensões (3D) no nano dispositivo eletrônico conhecido como ¿SOI-FinFET¿. Este dispositivo é um transistor MOS em tecnologia Silício sobre Isolante ¿ ¿Silicon-on- Insulator¿, SOI ¿ com porta dupla e cujo canal e zonas de fonte e dreno são realizadas em uma estrutu
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
3. Interfaces parametrizáveis para aplicações interconectadas por uma rede-em-chip / Configurable interfaces for applications interconnected by a network-on-chip
As redes-em-chip (NoCs) surgiram como uma alternativa aos atuais problemas de interconexão decorrentes da redução da escala de tecnologia de fabricação de circuitos integrados. O desenvolvimento de transistores com nanômetros de largura tem permitido a inserção de sistemas altamente complexos em uma única pastilha de silício. Dessa forma, os SoCs (
Publicado em: 2011
-
4. Sistema integrado para caracterização automática de conversores analógico-digitais / Integrated system for automated characterization of analog-digital converters
Este trabalho descreve um sistema constituído de diversos instrumentos, que se encontram interligados e gerenciados por um aplicativo de software, implementando um ambiente compacto para a caracterização de conversores analógico-digitais, de acordo com os procedimentos descritos nas normas IEEE 1057-1994 e IEEE 1241-2000. O sistema desenvolvido possui li
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/05/2010
-
5. Verificação de equivalência combinacional utilizando hiper-resolução binária
A capacidade de integrar cada vez mais componentes dentro de circuitos integrados tem dobrado a aproximadamente cada 18 meses desde meados de 1960, com previsões de continuar neste ritmo até 2050. Esta crescente complexidade de dispositivos computacionais leva a indústria de circuitos integrados a investir mais de 50% do tempo de desenvolvimento na etapa
Publicado em: 2010
-
6. Exploiting EDA tools for the analysis and protection of integrated circuits against radiation-induced single event transients / Explorando ferramentas de EDA para a análise e proteção de circuitos integrados contra eventos singulares transitórios induzidos por radiação
Este trabalho apresenta um estudo da análise e proteção de circuitos integrados contra eventos singulares transitórios usando ferramentas de EDA. Eventos singulares transitórios (SETs) surgem a partir da colisão de partículas de alta energia em circuitos combinacionais podendo levar o sistema a resultados indesejados. A confiabilidade de circuitos dig
Publicado em: 2010
-
7. CMOS digital integrated circuit design faced to NBTI and other nanometric effects / Projeto de circuitos integrados digitais CMOS face ao NBTI e outros efeitos nanométricos
Esta dissertação explora os desafios agravados pela miniaturização da tecnologia na fabricação e projeto de circuitos integrados digitais. Os efeitos físicos do regime nanométrico reduzem o rendimento da produção e encurtam a vida útil dos dispositivos, restringindo a utilidade dos padrões de projeto convencionais e ameaçando a evolução da tec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2010
-
8. Dimensionamento de portas lógicas através de programação geométrica / Logic gate sizing through geometric programming
O presente trabalho consiste na aplicação dos conceitos de programação geométrica ao dimensionamento de portas lógicas, no contexto da concepção de circuitos integrados digitais. A programação geométrica é um modelo matemático que pode constituir um método de otimização simples e eficiente, onde a melhor solução global é sempre encontrada,
Publicado em: 2010
-
9. Planejamento estrutural e simulação de partes de controle de circuitos integrados
Este trabalho tem como objetivo principal apresentar o estudo comparativo de diversas arquiteturas para a implementação de partes de controle de sistemas digitais, propondo um método de concepção orientado para a etapa de síntese no domínio estrutural. E apresentada uma descrição geral dos sistemas digitais que aborda os seguintes aspectos: a classi
Publicado em: 2010
-
10. Análise da performance do algoritmo d / Performance analysis of D-algorithm
A geração de testes para circuitos combinacionais com fan-outs recovergentes é um problema NP-completo. Com o rápido crescimento da complexidade dos circuitos fabricados, a geração de testes passou a ser um sério problema para a indústria de circuitos integrados. Muitos algoritmos de ATPG (Automatic Test Pattern Generation) baseados no algoritmo D, u
Publicado em: 2010
-
11. Funções de multiplexação E1 / E1 multiplexing functions
Este trabalho tem como objetivo a especificação de um conjunto de módulos de circuito, capazes de executar as funções de multiplexação relativas Hierarquia Digital E1, do ITU-T. A fim de alcançar o objetivo proposto, são realizadas consultas as normas nacionais (Praticas Telebrás) e internacionais (ITU-T) e estudos bibliográficos acerca do projeto
Publicado em: 2010
-
12. Métodos de teste de redes-em-chip (NoCs)
Este trabalho tem como objetivo estudar e propor métodos de teste funcional visando a detecção e localização de falhas na infra-estrutura das redes-em-chip. Para isso, o trabalho apresenta, inicialmente, uma descrição das principais características das redes-em-chip, explicando o que elas são e para que elas servem. Em seguida são apresentados conc
Publicado em: 2010