Infraestrutura de compilação para a implementação de aceleradores em FPGA

AUTOR(ES)

Paulo Henrique Lopes Rettore

FONTE

IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia

DATA DE PUBLICAÇÃO

23/11/2012

RESUMO

O aumento no desempenho de processadores sequenciais tem sido limitado severamente por fatores físicos e tecnológicos nos últimos anos. Dessa forma, abordagens alternativas para a execução com alto desempenho ganharam maior importância nos últimos anos. Uma delas baseia-se na utilização de hardware customizado, implementado utilizando-se FPGAs. Entretanto, os métodos convencionais para programação desses dispositivos são notoriamente complexos, normalmente baseados em linguagens como VHDL e Verilog. Este trabalho apresenta o desenvolvimento de um framework de compilação para auxiliar a transformação de um loop, escrito em linguagem C, em sua versão para hardware customizado. A execução otimizada baseia-se na técnica de loop pipelining, a qual exige suporte avançado de compilação. Este é conseguido utilizando o compilador Cetus, que após uma série de modificações, pode ser utilizado como base para a geração semi-automática de aceleradores em hardware customizado. Como forma de guiar o desenvolvimento do compilador e validar suas funcionalidades básicas, dois casos de estudo foram considerados: um baseado na utilização de máquinas de estados finitos como método para a modelagem de hardware (EC-1), e outro baseado na linguagem de domínio específico LALP (EC-2). Em ambos os casos, o framework de compilação proposto mostrou-se útil como elemento facilitador ao desenvolvimento de hardware customizado de alto desempenho.

ASSUNTO(S)

compiladores (programas de computador) arquitetura de computador alto desempenho fpgas cetus otimização paralelismo loop hdl hls fsm lalp ciencia da computacao compiler optimization parallelism loop hdl hls fpga fsm lalp cetus

Documentos Relacionados

• Implementação de processador banda base ofdma para downlink lte em fpga
• Implementação de uma arquitetura para binarização de imagens em FPGA
• Uma implementação em FPGA de um processador de vizinhança para aplicação em imagens digitais
• Implementação de Uma Classe de Códigos Produto com Decodificação Turbo em FPGA
• Desenvolvimento e implementação em FPGA de um compressor sem perdas de baixa complexidade para imagens de satélite