Arquitetura Reconfiguravel
Mostrando 1-12 de 48 artigos, teses e dissertações.
-
1. Técnicas de profiling para o co-projeto de hardware e software baseado em computação reconfigurável aplicadas ao processador softcore Nios II da Altera / Hardware and software codesing profiling techniques based on reconfigurable computing applied to the Altera´s Nios soft core processor
Como avanço dos paradigmas de desenvolvimento de sistemas eletrônicos, novos conceitos, modelos e técnicas resultaram dessa evolução, gerando ferramentas mais eficientes e objetivas. Entre estas, as de automação de projetos eletrônicos (EDA - Electronic Design Automation) em nível de sistema (ESL - Electronic System Level) trouxeram um incremento co
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 21/09/2012
-
2. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável / ChipCflow - a tool to executing algorithms using dynamic dataflow architecture in FPGA
Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementa
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 29/06/2012
-
3. Rede Omega Virtual em FPGA com reconfiguração em tempo de execução: estudo de caso: cálculo de atratores em redes reguladoras de genes / Runtime reconfiguration on Virtual Omega Networks: case study: attractors in models of gene regulatory networks
As redes de interconexão multiestágio começaram a ser usadas na década de 50 em telefonia e continuam a ser usadas em muitas aplicações paralelas. Abordamos neste trabalho um estudo sobre as redes de interconexão Omega em FPGAs para desenvolvimento de arquiteturas paralelas e reconfiguráveis. Utilizando-as como uma camada virtual de reconfiguração
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 16/03/2012
-
4. Proposta de uma arquitetura de processamento de sinais utilizando FPGA / Proposal to an architecture for signal processing using FPGA
Esta dissertação apresenta um sistema para processamento digital de sinais através de dispositivos de hardware reconfigurável. Uma implementação do algoritmo FFT foi adotada como meio para avaliar o desempenho da arquitetura proposta para o sistema. O processamento digital de sinais tradicionalmente tem um alto custo computacional, pois os algoritmos s
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/02/2012
-
5. Virtualização de hardware e exploração da memória de contexto em arquiteturas reconfiguráveis / Hardware virtualization and investigation of context memory in reconfigurable architectures
Arquiteturas reconfiguráveis têm se demonstrado uma potencial solução para lidar com a crescente complexidade encontrada em sistemas embarcados. Para se alcançar ganhos em desempenho, é preciso uma grande redundância das unidades funcionais, acarretando o aumento da área ocupada pelas unidades funcionais. Uma das propostas deste trabalho será de exp
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
6. Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável / Project of a PID controller for CMOS sensor camera gain control using reconfigurable computing
Este trabalho propõe um controlador PID (Proporcional, Integrador, Derivativo), implementado em hardware reconfigurável, para controle de ganho de uma câmera com sensor CMOS. O conceito utilizado é o de sistemas SoC (System-on-a-Chip). As principais funções realizadas pelo sistema são: Aquisição da imagem, montagem do histograma, análise do histogr
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 10/11/2011
-
7. Implementação de processador banda base ofdma para downlink lte em fpga
This work treats of an implementation OFDMA baseband processor in hardware for LTE Downlink. The LTE or Long Term Evolution consist the last stage of development of the technology called 3G (Mobile System Third Generation) which offers an increasing in data rate and more efficiency and flexibility in transmission with application of advanced antennas and mul
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/03/2011
-
8. Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
Propõe uma arquitetura em hardware, descrita em VHDL, desenvolvida para embarque de redes neurais artificiais, do tipo Multilayer Perceptron (MLP). Idealiza que, nessa arquitetura, as aplicações com RNA tenham facilidade no procedimento de embarque de uma rede neural MLP em hardware, bem como permitam fácil configuração de vários tipos de redes MLP em
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/02/2011
-
9. Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha / Super-VLIW: a dynamic reconfigurable architecture fault tolerant
Um novo cenário emerge devido às nanotecnologias. Estas permitirão taxas de integração elevadas, nos limites, ou mesmo além da capacidade atual do silício. Contudo, estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Este trabalho propõe uma arquitetura reconfigurável nomeada S
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 04/02/2011
-
10. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico / Chipflow - gvalidation and implementation of the partition model and communication protocol in the dynamic data flow graph
A ferramenta ChipCflow vem sendo desenvolvida nos últimos quatro anos, inicialmente a partir de um projeto de arquitetura a fluxo de dados dinâmico em hardware reconfigurável, mas agora como uma ferramenta de compilação. Ela tem como objetivo a execução de algoritmos por meio do modelo de arquitetura a fluxo de dados associado ao conceito de dispositi
Publicado em: 2011
-
11. Contribuição para o estudo do embarque de uma rede neural artificial em field programmable gate array (FPGA)
Este estudo consiste na implementação e no embarque de uma Rede Neural Artificial (RNA) em hardware, ou seja, em um dispositivo programável do tipo field programmable gate array (FPGA). O presente trabalho permitiu a exploração de diferentes implementações, descritas em VHDL, de RNA do tipo perceptrons de múltiplas camadas. Por causa do paralelismo i
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/06/2010
-
12. OSGi-FEMTOJAVA : plataforma reconfigurável para gerenciamento de serviços segundo o padrão OSGi
Este trabalho apresenta o desenvolvimento de um sistema reconfigurável, baseado em OSGi (Open Services Gateway Initiative) para gateway residenciais utilizando-se da tecnologia FemtoJava, com o objetivo de automatizar a descoberta de serviços. Como sistemas de automação residencial/predial normalmente incluem produtos de diferentes fabricantes e possuem
Publicado em: 2010